发明名称 | 延迟锁定环 | ||
摘要 | 一种延迟锁定环(100),包括:至少两个延迟元件,其中第一个延迟元件(10)具有一条正延迟线和用来接收时钟的输入端,第二个延迟元件(11)具有一条负延迟线和用来接收时钟的输入端;用来从两条延迟线之一选择时钟的时钟选择器(13);具有用来接收数据的输入端并且比较该数据的相位和所选择的时钟的相位的相位检测器(14);和产生控制信号的控制块(12),用于控制两条延迟线,使得它们对来自相位检测器(14)的信号沿相反的方向起作用。该延迟锁定环适用于在准同步通讯系统中产生精确的时钟。 | ||
申请公布号 | CN101233689A | 申请公布日期 | 2008.07.30 |
申请号 | CN200680028416.8 | 申请日期 | 2006.07.25 |
申请人 | NXP股份有限公司 | 发明人 | 帕维尔·佩特科夫;吉姆·康德;弗里德尔·格费茨 |
分类号 | H03L7/081(2006.01) | 主分类号 | H03L7/081(2006.01) |
代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 朱进桂 |
主权项 | 1.一种延迟锁定环(100),至少包括:两个延迟元件,其中第一延迟元件具有一条正延迟线(10)和用来接收时钟的输入端,第二延迟元件具有一条负延迟线(11)和用来接收时钟的输入端;时钟选择器(13),用来从两条延迟线(10,11)之一选择时钟;相位检测器(14),具有用来接收数据的输入端,并且比较该数据的相位和时钟之一的相位;控制块(12),所述控制块产生一个或多个控制信号,用来控制两条延迟线(10,11),使得它们对来自相位检测器的信号沿相反的方向起作用。 | ||
地址 | 荷兰艾恩德霍芬 |