非易失性半导体存储装置及其存取评价方法

摘要

本发明提供非易失性半导体存储装置及其存取评价方法。本发明对期待值错误图案，在包含了由于ECC的运算产生的纠正延迟的预定定时可靠地进行存取评价。非易失性存储器具有：非同步地读出存储在存储单元阵列(20)中的数据的读出单元(25、30、32)；选择错误位置并输出错误位置选择信号的错误位置选择电路(40)；输入测试模式信号，在所述测试模式信号为激活状态时，响应所述错误位置选择信号，使所述读出单元的输出数据中的一部分数据成为错误数据并输出，在所述测试模式信号为非激活状态时，直接输出所述读出单元的输出数据的错误产生电路(50)；锁存所述错误产生电路(50)的输出数据的数据锁存电路(58)；检测所述数据锁存电路(58)的输出数据的错误并纠正的ECC(59)。

主权项

1.一种非易失性半导体存储装置，其特征在于，该非易失性半导体存储装置具有：存储单元阵列，其排列有多个非易失性存储单元；读出单元，其根据输入地址，非同步地读出存储在所述存储单元阵列中的数据并输出；数据锁存电路，其锁存所述读出单元的输出数据并输出锁存后的数据；纠错电路，其检测所述数据锁存电路的输出数据的错误并进行纠正；错误位置选择电路，其根据所述输入地址，选择错误位置并输出错误位置选择信号；和错误产生电路，其输入表示测试模式的测试模式信号，在所述测试模式信号为激活状态时，响应所述错误位置选择信号，使所述读出单元的输出数据中的一部分数据或所述数据锁存电路的输出数据中的一部分数据变为错误数据，提供给后面的电路，在所述测试模式信号为非激活状态时，直接将所述读出单元的输出数据或所述数据锁存电路的输出数据传送给所述后面的电路。