| 发明名称 | NROM存储器元件,存储器阵列,相关装置和方法 | ||
| 摘要 | 一种设计成每一个F<SUP>2</SUP>储存至少1比特的存储器元件的阵列，包括提供电子存储器功能的基本垂直的并相隔等于该阵列的最小节距的一半的距离的结构。所述提供电子存储器功能的结构被设计成每一个栅储存多于1比特。该阵列也包括和包括基本垂直结构的存储器元件的电接触。该元件可以经编程而具有许多陷于和第一源/漏区域毗邻的栅绝缘体中的电荷水平中的一个水平，因此沟道区域具有第一电压阈值区域(Vt1)和第二电压阈值区域(Vt2)，这样经编程的元件以经减小的源漏电流工作。 | ||
| 申请公布号 | CN100407427C | 申请公布日期 | 2008.07.30 |
| 申请号 | CN03819691.3 | 申请日期 | 2003.06.19 |
| 申请人 | 微米技术股份有限公司 | 发明人 | K·普拉尔;L·福比斯 |
| 分类号 | H01L27/115(2006.01);H01L29/792(2006.01);H01L21/336(2006.01);H01L21/8246(2006.01);H01L21/8247(2006.01) | 主分类号 | H01L27/115(2006.01) |
| 代理机构 | 上海专利商标事务所有限公司 | 代理人 | 李玲 |
| 主权项 | 1.一种制作设计成每一个F2储存至少一比特的存储器元件阵列的方法，包括：掺杂半导体衬底的第一区域；切割该衬底以提供具有基本垂直的边缘表面的边缘阵列，多对边缘表面互相面对并相隔和边缘阵列的节距的一半相等的距离；掺杂各对边缘表面之间的第二区域；在至少一些各个边缘表面上设置每一个都提供电子存储器功能的各个结构，其中，所述结构包括被设计成每栅储存多于一比特的栅；和和第一和第二区域建立电接触。 | ||
| 地址 | 美国爱达荷州 | ||