发明名称 镶嵌内连线结构与双镶嵌工艺
摘要 一种双镶嵌工艺,首先提供一衬底,其具有一底层介电层、形成在该底层介电层中的下层导电层,及覆盖住该下层导电层及该底层介电层的盖层,接着,于该盖层上沉积一介电层,再于该介电层上沉积一硅氧层,再于该硅氧层上形成一金属硬掩模,接着于该金属硬掩模中形成一沟槽凹口,然后,经由该沟槽凹口,蚀刻该硅氧层与该介电层,形成通路开口,使其暴露出部分的该盖层,最后,进行一衬垫层蚀除(LRM)工艺,利用一不含氢的氟烷气体混合一含氮气体等离子,选择性地蚀除经由该通路开口暴露出来的该盖层,暴露出部分的该下层导电层。
申请公布号 CN101231968A 申请公布日期 2008.07.30
申请号 CN200710008111.7 申请日期 2007.01.26
申请人 联华电子股份有限公司 发明人 黄俊仁;赖育聪;姚志成;廖俊雄
分类号 H01L21/768(2006.01);H01L21/311(2006.01);H01L23/522(2006.01) 主分类号 H01L21/768(2006.01)
代理机构 北京市柳沈律师事务所 代理人 陶凤波
主权项 1.一种镶嵌工艺,包含有以下的步骤:提供衬底,其具有底层介电层、形成在该底层介电层中的下层导电层,以及覆盖住该下层导电层及该底层介电层的盖层;于该盖层上沉积介电层;于该介电层中蚀刻出开口,暴露出部分的该盖层;以及进行衬垫层蚀除工艺,利用四氟化碳/三氟化氮气体等离子,选择性地蚀除经由该开口暴露出来的该盖层,以暴露出部分的该下层导电层以及该底层介电层,形成通路开口,其中于该通路开口的底部,该下层导电层及该底层介电层之间的落差仅小于150埃。
地址 中国台湾新竹科学工业园区