| 主权项 |
1.一种系统级芯片集成系统级芯片集成软硬件协同仿真中三态器件上拉阻抗/下拉阻抗/总线保持转换方法，其特征在于在用户指定SoC设计的DUT和TB两部分后，读入采用硬件描述语言描述的SoC设计源代码并进行建立相应的线网，然后将SoC设计中的三态器件进行编组，采用相应的功能等价电路，对线网进行修改，从而实现对已编组的三态器件进行转换，最后将得到的转换电路以硬件描述语言进行输出，用于系统级芯片集成软硬件协同仿真的后续流程；其具体操作步骤如下：步骤1，用硬件描述语言描述SoC设计，生成SoC设计源代码；步骤2，词法分析，从左到右一个个读入SoC设计源代码，对构成源代码的字符流进行扫描和分解，从而识别出一个个单词；步骤3，语法分析，在词法分析的基础上将单词序列分解成各类语法短语，依据硬件描述语言的语法规则，确定整个字符流是否构成一个语法上正确的程序；步骤4，语义分析，在语法分析的基础上审核源代码有无语义错误，为中间代码生成阶段收集类型信息；步骤5，中间代码生成，在语法分析和语义分析的基础上，将SoC设计源代码生成中间代码，用内部中间格式表示；步骤6，树状层次结构线网生成，基于中间代码构造SoC设计的树状层次结构线网；整个SoC设计的顶层模块为根模块，它由层次化的子模块实例和电路逻辑单元通过信号互联构成，且每个子模块内部由端口、电路逻辑单元、嵌套子模块的实例通过信号连接构成；步骤7，遍历树状层次结构的电路线网，修改电路线网使电路线网中的三态器件全部转换为一位的三态器件且使能端高电平有效。步骤8，三态器件编组，清空表格T，遍历树状层次结构的电路线网，对电路中所有三态器件进行编组；步骤9，对表格T存储的每一组三态器件进行上拉阻抗/下拉阻抗/总线保持转换；步骤10，输出电路，遍历修改后的线网，将得到的转换电路以硬件描述语言存储在电路描述文件中。 |
