访问存储器的方法以及数据处理系统

摘要

本发明用于解决高速存储器访问和低功耗性能的竞争性利害关系。数据处理系统(20)具有高性能片选(HPCE)信号，该片选信号是功能上可编程的，以根据一个访问占空比在预定数目的总线周期内保持被认定。一个任选项寄存器(52)中的位允许用户以下列几种方式对用于所保持的认定进行HPCE编程：总是，决不，或者最后一个有效的地址匹配之后许多周期，它允许用户在高速访问和低功耗之间确定折衷点。数据处理系统还在事务处理结束之前的一个总线周期提供可编程的片选信号非值，给予外部设备额外的时间在下一个总线周期开始之前从当前总线周期断开。数据处理器还具有脉冲串地址发生器(BAG)(55)，其具有可编程的事务处理模式，可同时应用于高速缓存和预取结构类型。

主权项

1.一种访问存储器(26，28)的方法，其特征在于以下步骤：确定一个访问是否是对第一存储器器件(26)的访问；把与第一存储器器件(26)相关的片选“非”值存储到一个存储器单元(112)；以及响应于确定上述访问是对上述存储器器件(26)的访问，在第一总线周期状态时认定对上述第一存储器器件(26)的片选信号，其中，如果上述片选“非”值是认定值，则在第二总线周期状态时对片选信号进行“非”操作，并且如果上述片选“非”值是未认定值，则在第三总线周期状态时对片选信号进行“非”操作，其中上述第二总线周期是在上述第一总线周期之后的至少一个时钟周期，其中上述第三总线周期是在上述第二总线周期之后的至少一个时钟周期。