发明名称 |
用于捕获和保存中间错误状态数据的系统和方法 |
摘要 |
一种能够捕获并且保存中间机器错误状态数据的多处理器芯片系统,其中所述系统包括:二级缓存,其中所述二级缓存一般与主级和次级处理内核接口连接;以及至少两个主级错误事件寄存器,其中每个主级错误事件寄存器与各自的处理内核逻辑上相关联。此外,至少两个次级错误事件寄存器,其中每个次级错误事件寄存器与各自的处理内核逻辑上相关联;以及至少两个子主级错误累加寄存器,其中每个子主级错误累加寄存器与各自的主级错误事件寄存器和次级错误事件寄存器逻辑上相关联。 |
申请公布号 |
CN101226495A |
申请公布日期 |
2008.07.23 |
申请号 |
CN200810003081.5 |
申请日期 |
2008.01.18 |
申请人 |
国际商业机器公司 |
发明人 |
D·贝拉齐施;M·比尔西;A·萨波里托;T·J·斯莱盖尔 |
分类号 |
G06F11/16(2006.01);G06F12/08(2006.01);G06F15/16(2006.01) |
主分类号 |
G06F11/16(2006.01) |
代理机构 |
北京市金杜律师事务所 |
代理人 |
王茂华 |
主权项 |
1.一种能够捕获并且保存中间机器错误状态数据的多处理器芯片系统,其中所述系统包括:至少两个主级错误事件寄存器,其中每个主级错误事件寄存器与各自的主级和次级处理内核逻辑上相关联;至少两个次级错误事件寄存器,其中每个次级错误事件寄存器与各自的处理内核逻辑上相关联;以及至少两个子主级错误累加寄存器,其中每个子主级错误累加寄存器与各自的主级错误事件寄存器和次级错误事件寄存器逻辑上相关联。 |
地址 |
美国纽约阿芒克 |