| 发明名称 | 半导体集成电路装置 | ||
| 摘要 | 在本发明的半导体集成电路装置中，多个外部端子包括：第一外部端子(VCC、U、V和W端子)，用于接收比其他外部端子高的电压；以及第二外部端子(FG端子)，与第一外部端子相邻设置，作为所述其他外部端子之一，第二外部端子从晶体管(Q1)的一端输出与晶体管(Q1)的导通和截止相对应的控制脉冲信号，第二外部端子与对用于导通和截止晶体管(Q1)的控制信号进行屏蔽的过电压保护电路(包括R1、R2、Q2和AND)连接，以便在第二外部端子上的电压达到预定阈值时始终保持晶体管(Q1)截止。这样，可以在相邻外部端子之间发生短路的情况下防止损坏而无需额外的外部端子。 | ||
| 申请公布号 | CN101213653A | 申请公布日期 | 2008.07.02 |
| 申请号 | CN200680024144.4 | 申请日期 | 2006.06.20 |
| 申请人 | 罗姆股份有限公司 | 发明人 | 柳岛大辉 |
| 分类号 | H01L21/822(2006.01);H01L27/04(2006.01);H02P6/12(2006.01) | 主分类号 | H01L21/822(2006.01) |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 朱进桂 |
| 主权项 | 1.一种半导体集成电路装置，包括多个外部端子，所述多个外部端子作为与所述半导体集成电路装置的外部电连接的装置，其中多个外部端子包括：第一外部端子，用于接收比其他外部端子高的电压；以及第二外部端子，与第一外部端子相邻设置，作为所述其他外部端子之一，第二外部端子从晶体管的一端输出与所述晶体管的导通和截止相对应的逻辑信号，第二外部端子与对用于导通和截止所述晶体管的控制信号进行屏蔽的过电压保护电路连接，以便在第二端子上的电压达到预定阈值时保持所述晶体管截止。 | ||
| 地址 | 日本京都府 | ||