半导体集成电路装置

摘要

本发明提供一种能够抑制随着电极焊盘的个数增加所引起的半导体芯片的尺寸的增加，并且不会导致静电放电的能力降低的半导体集成电路装置。外部连接用的多个电极焊盘(1a、1b)被配置为锯齿状。接近划线区域(3)侧的电极焊盘(1a)和输入输出单元(2)中，它们的划线区域(3)侧的端部的位置被设定为大致相同的位置而配置。配置针对静电放电的保护电路(6、7)，电源侧保护电路(7)、接地侧保护电路(6)从接近划线区域(3)一侧依次排列。电极焊盘(1a)与自己的输入输出单元(2)的接地侧保护电路(7)的中心位置相互间的隔离、以及电极焊盘(1b)和自己的输入输出单元(2)的接地侧保护电路(7)之间的中心位置相互间的隔离，短且在各输入输出单元(2)相互间为大致等距离，增强对静电放电的承受能力。

主权项

1.一种半导体集成电路装置，是只具有数据输入功能或只具有数据输出功能或具有数据输入输出功能、并且具备保护内部电路免受静电放电影响的保护电路的输入输出单元，在半导体芯片的周边并行排列配置多个而形成的，其中，上述多个输入输出单元，分别具有与自己的保护电路连接并且位于自己的输入输出单元的上方的电极焊盘，上述多个输入输出单元的电极焊盘，作为该多个电极焊盘整体被配置为锯齿状，上述多个输入输出单元的电极焊盘中、位置接近上述半导体芯片的边的电极焊盘，被设定为接近该半导体芯片的边的端部的位置与自己的输入输出单元的端部的位置为相同位置，上述多个输入输出单元分别具备的保护电路，具备：配置在自己的电极焊盘和电源布线之间的电源侧保护电路；和配置在自己的电极焊盘和接地布线之间的接地侧保护电路，上述电源侧保护电路，位于半导体芯片的边侧，并且上述接地侧保护电路位于上述半导体芯片的内方侧。