| 发明名称 | 半导体制造方法和曝光掩模 | ||
| 摘要 | 本发明公开一种半导体制造方法和曝光掩模。该方法包括具有曝光步骤的光刻工艺，用于利用曝光光线，将掩模的掩模图案的图像投影到光阻层上。该掩模图案包括：第一图案，其具有光透射性，并对应于电路图案；第二图案，其具有相反的光透射性，排列于该第一图案之内并且与该第一图案隔离开。 | ||
| 申请公布号 | CN100399508C | 申请公布日期 | 2008.07.02 |
| 申请号 | CN200410097359.1 | 申请日期 | 2004.11.29 |
| 申请人 | 富士通株式会社 | 发明人 | 杉本文利 |
| 分类号 | H01L21/027(2006.01);G03F7/00(2006.01) | 主分类号 | H01L21/027(2006.01) |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 郑特强;经志强 |
| 主权项 | 1.一种包括光刻工艺的半导体制造方法，该光刻工艺具有曝光步骤，用于利用曝光光线，将掩模的掩模图案的图像投影到光阻层上，该掩模图案包括：第一图案，其具有光透射性，并且对应于电路图案；和第二图案，其具有相反的光透射性，并排列于该第一图案之内并且与该第一图案隔离开。 | ||
| 地址 | 日本神奈川县 | ||