内置自测系统和方法

摘要

使用外部测试设备仿真内部BIST测试，由此能够捕获或生成详细的测试结果。通过在测试期间实时地仿真BIST测试序列，外部测试器可以监视来自BIST的输出并确定未通过发生时所在的确切位置。外部测试器可以生成位失效图以指示每个存储器位置已通过还是未通过BIST测试。

主权项

1.一种用于测试半导体芯片上的嵌入式存储器核的测试系统，所述半导体芯片具有内置自测BIST电路，所述测试系统包括：仿真测试程序，所述仿真测试程序具有用于初始化所述半导体芯片上的所述BIST电路并向其提供时钟的控制接口；地址生成器，所述地址生成器用于生成与所述嵌入式存储器核的内置自测期间由所述BIST电路生成的第二地址序列匹配的第一地址序列，其中所述地址生成器从所述仿真测试程序接收时钟信息用于将所述第一地址序列与所述第二地址序列同步；以及数据输入节点，所述数据输入节点用于在所述嵌入式存储器核的内置自测期间从所述BIST电路接收数据输出总线信号，其中所述数据输出总线信号指示各个存储单元是否未通过所述内置自测，以及所述测试系统适于将特定的存储单元未通过与所述地址生成器生成的对应地址相关。