发明名称 |
芯片封装结构及其制造方法 |
摘要 |
一种芯片封装结构,其包括一金属层、一薄膜线路层、一芯片、一引脚阵列与一胶体。配置于金属层上的薄膜线路层包括一配置于金属层上的绝缘薄膜与一配置于绝缘薄膜上的线路层。线路层具有多条导电迹线。芯片配置于金属层的上方,且芯片与这些导电迹线电性连接。引脚阵列配置于芯片的外侧,引脚阵列具有多个引脚,且至少部分这些引脚与这些导电迹线电性连接。胶体至少包覆芯片、薄膜线路层、至少部分这些引脚与至少部分金属层。因此,相同的引脚阵列可搭配不同种类或不同尺寸的芯片。 |
申请公布号 |
CN101211884A |
申请公布日期 |
2008.07.02 |
申请号 |
CN200610172835.0 |
申请日期 |
2006.12.30 |
申请人 |
南茂科技股份有限公司 |
发明人 |
潘玉堂;刘孟学;周世文 |
分类号 |
H01L23/488(2006.01);H01L23/31(2006.01);H01L21/50(2006.01);H01L21/60(2006.01);H01L21/56(2006.01) |
主分类号 |
H01L23/488(2006.01) |
代理机构 |
上海专利商标事务所有限公司 |
代理人 |
左一平 |
主权项 |
1.一种芯片封装结构,其特征在于包括:一金属层;一薄膜线路层,配置于所述金属层上,所述薄膜线路层包括:一绝缘薄膜,配置于所述金属层上;以及一线路层,配置于所述绝缘薄膜上,其中所述线路层具有多条导电迹线;一芯片,配置于所述金属层的上方,其中所述芯片与所述导电迹线电性连接;一引脚阵列,配置于所述芯片的外侧,而所述引脚阵列具有多个的引脚,且至少部分所述引脚与所述导电迹线电性连接;以及一胶体,至少包覆所述芯片、所述薄膜线路层、至少部分所述引脚与至少部分所述金属层。 |
地址 |
台湾省新竹科学工业园区新竹县研发一路一号 |