高压驱动积体电路之静电防护架构

摘要

本发明系一种高压驱动积体电路之静电防护架构,其系包括有:一限流元件,用以限制流至高压驱动积体电路之电流量,并与高压驱动积体电路之输入/出脚位埠相连接;至少一静电放电保护装置,用以防制静电放电所产生大电流造成对高压驱动积体电路的破坏,并与高压驱动积体电路之输入/出脚位埠相连接;一金属氧化半导体场效电晶体,于其输出脚位寄生一矽控整流器;一电源箝制电路,用以限制电源端输出之电流量,并串接于金属氧化半导体场效电晶体之源极与汲极端。