| 主权项 |
1.一种移位暂存器,其包含多数个串接级,该等串接 级接收第一时脉信号和第二时脉信号以顺序地产 生用以选择多数条扫描线之多数个扫描线驱动信 号,各该等串接级包含: 一组进位缓冲器,用以提供对应至该第一时脉信号 或该第二时脉信号之一组进位信号给予下一级,该 第二时脉信号具有一组相对于该第一时脉信号之 被反相相位; 一组拉升部份,用以提供一组对应至该第一时脉信 号或该第二时脉信号之一组第一扫描线驱动信号 给予输出端点; 一组拉降部份,用以提供一组第一电源电压给予输 出端点; 一组拉升驱动器部份,用以反应于提供自一组先前 级之该进位信号而导通该拉升部份,并且反应于下 一级之一组第二扫描线驱动信号而截止该拉升部 份;以及 一组拉降驱动器部份,用以反应于提供自该先前级 之该进位信号而截止该拉降部份,并且反应于下一 级之该第二扫描线驱动信号而导通该拉降部份。 2.如申请专利范围第1项之移位暂存器,其中该进位 缓冲器包含一组第一电晶体,用以经由该第一电晶 体之一组第一汲极接收该第一或该第二时脉信号, 以反应于经由该第一电晶体之一组第一源极之该 拉降驱动器部份的一组输出信号而输出该进位信 号至该下一级,并且该输出信号被施加至该第一电 晶体之一组第一闸极。 3.如申请专利范围第2项之移位暂存器,其中该第一 电晶体被形成在相邻于该拉升部份之位置以便供 应该第一或该第二时脉信号至该下一级之拉升驱 动器部份。 4.如申请专利范围第2项之移位暂存器,其中该拉升 部份包含一组第二电晶体, 该拉降部份包含一组第三电晶体,并且该第三电晶 体包含: 自该第二电晶体之一组第二闸极接线分出之该第 一闸极; 该第一汲极自该第二电晶体之一组第二汲极所分 出之一组主要接线分出;以及 该第一源极旁通于该拉升部份并且该拉降部份延 伸至该下一级之拉降部份之第三闸极。 5.如申请专利范围第4项之移位暂存器,其中该第一 电晶体之第一源极电极利用形成在第一源极线和 第三汲极线之间之一组桥电路被连接到该第三电 晶体之一组第三汲极电极。 6.一种液晶显示器装置,其包含: 一组形成于一透明基片上面之显示胞元阵列,该显 示胞元阵列包含多数个闸线、多数个资料线和多 数个切换元件,该等切换元件耦合至该等闸线和该 等资料线; 一组资料驱动器电路,用以提供一影像信号给予各 该等资料线;以及 一组包含一移位暂存器之闸驱动器电路,该移位暂 存器包含多数个串接级,该等串接级接收一组第一 时脉信号和一组第二时脉信号以顺序地产生用以 选择闸线之多数个闸线驱动信号,各该等串接级包 含: 一组进位缓冲器,用以提供对应至第一时脉信号或 第二时脉信号之一进位信号给予下一级,该第二时 脉信号具有相对于该第一时脉信号之被反相相位; 一组拉升部份,用以提供对应至该第一时脉信号或 该第二时脉信号之第一闸线驱动信号给予一输出 端点; 一组拉降部份,用以提供一第一电源电压给予该输 出端点; 一组拉升驱动器部份,用以反应于提供自一先前级 之进位信号而导通该拉升部份并且反应于下一级 之第二闸线驱动信号而截止拉升部份;以及 一组拉降驱动器部份,用以反应于提供自该先前级 之进位信号而截止拉降部份,并且反应于下一级之 第二闸线驱动信号而导通拉降部份。 7.一种驱动移位暂存器之方法,该移位暂存器包含 多数个串接级,该等串接级接收一组第一时脉信号 和一组第二时脉信号以顺序地产生用以选择多数 条扫描线之多数个扫描线驱动信号,该方法包含: 提供对应至该第一时脉信号或该第二时脉信号之 一组进位信号给予下一级,该第二时脉信号具有相 对于该第一时脉信号之被反相相位; 反应于被输出自一先前级之进位信号而产生对应 至第一时脉信号或第二时脉信号之一组第一扫描 线驱动信号;并且 反应于被输出自下一级之一组第二扫描线驱动信 号而降低被输出自一组目前级之第一扫描线驱动 信号的第一电压位准。 8.如申请专利范围第7项之方法,其中该进位信号具 有对应至该第一时脉信号或该第二时脉信号之一 组第二电压位准并且是与产生自该扫描线之寄生 电阻器和寄生电容器无关。 9.如申请专利范围第7项之方法,进一步地包含:在 预定周期之后反应于该第一扫描线驱动信号之第 一电压位准而降低被输出自该先前级之进位信号 的第二电压位准。 10.一种移位暂存器,其包含多数个串接级,一组第 一串接级接收一组扫描开始信号,该等串接级接收 第一时脉信号和第二时脉信号以顺序地产生用以 选择多数条扫描线之多数个扫描线驱动信号,各该 等串接级包含: 一组第一进位缓冲器,用以提供对应至该第一时脉 信号或该第二时脉信号之一组第一进位信号给予 下一级,该第二时脉信号具有一组相对于该第一时 脉信号之被反相相位; 一组拉升部份,用以提供一组对应至该第一时脉信 号或该第二时脉信号之一组第一扫描线驱动信号 给予一第一输出端点; 一组拉降部份,用以提供一组第一电源电压给予第 一输出端点; 一组拉升驱动器部份,用以反应于一组第二进位信 号被输出自先前级之第一进位缓冲器而导通拉升 部份并且反应于下一级之一组第二扫描线驱动信 号而截止拉升部份; 一组拉降驱动器部份,用以反应于提供自该先前级 之第一进位缓冲器之第一进位信号而截止拉降部 份并且反应于下一级之第二扫描线驱动信号而截 止拉升部份;以及 一组第二进位缓冲器,用以降低该第二进位信号之 一组第一电压位准,被输出自该先前级之第一进位 缓冲器之第一进位信号将被施加至该拉升部分。 11.如申请专利范围第10项之移位暂存器,其中该第 一进位缓冲器包含一组第一电晶体,用以经由该第 一电晶体之一组第一汲极电极而接收第一或第二 时脉信号以经由该第一电晶体之一组第一源极电 极反应于该拉降驱动器部份之一组输出信号而输 出该进位信号至下一级,并且该输出信号被施加至 该第一电晶体之一组第一闸极电极。 12.如申请专利范围第10项之移位暂存器,其中该第 二进位缓冲器包含一组第二电晶体,并且该第二电 晶体包含: 一组第二汲极电极,其耦合至先前级第一进位缓冲 器之一组第二输出端点以及拉升驱动器部分之一 组输入端点; 一组第二闸极电极,其耦合至该拉降部分;以及 一组第二源极电极,其用以接收该第一电源电压。 13.如申请专利范围第10项之移位暂存器,其中该第 二进位缓冲器包含: 一组第二电晶体,其具有耦合至该先前级第一进位 缓冲器之一组第二输出端点和该拉升驱动器部分 之一组输入端点之一组第二汲极电极,耦合至该拉 降部分之一组第二闸极电极,以及用以接收第一电 源电压之一组第二源极电极;以及 一组第三电晶体,其具有共同地耦合至该第二源极 电极之一组第三汲极电极和一组第三闸极电极,以 及用以接收该第一电源电压之一组第三源极电极 。 14.如申请专利范围第10项之移位暂存器,其中该第 二进位缓冲器包含: 一组第二电晶体,其具有耦合至先前级之第一进位 缓冲器之一组第二输出端点和该拉升驱动器部分 之一组输入端点之一组第二汲极电极,耦合至该拉 降部分之一组第二闸极电极,以及用以接收第一电 源电压之一组第二源极电极;以及 一组第三电晶体,其具有耦合至第二电晶体之第二 闸极电极之一组第三汲极电极,耦合至第二电晶体 之第二汲极电极之一组第三闸极电极,以及用以接 收第一电源电压之一组第三源极电极。 15.如申请专利范围第10项之移位暂存器,其中该第 二进位缓冲器包含: 一组第二电晶体,其具有耦合至先前级之第一进位 缓冲器之第二输出端点和拉升驱动器部分之输入 端点之一组第二汲极电极,耦合至拉降部分之一组 第二闸极电极,和用以接收第一电源电压之一组第 二源极电极; 一组第三电晶体,其具有共同地耦合至第二电晶体 之第二源极电极之一组第三汲极电极和一组第三 闸极电极,以及用以接收第一电源电压之一组第三 源极电极;以及 一组第四电晶体,其具有耦合至第二电晶体之第二 闸极电极之一组第四汲极电极,耦合至第二电晶体 之第二汲极电极之一组第四闸极电极,以及用以接 收第一电源电压之一组第四源极电极。 16.一种液晶显示器装置,其包含: 一组形成于一透明基片上面之显示胞元阵列,该显 示胞元阵列包含多数个闸线、多数个资料线和多 数个切换元件,该等切换元件耦合至该等闸线和该 等资料线; 一组资料驱动器电路,用以提供一影像信号给予各 该等资料线;以及 一组包含一移位暂存器之闸驱动器电路,该移位暂 存器包含多数个串接级,一组第一串接级接收一组 扫描开始信号,该等串接级接收一组第一时脉信号 和一组第二时脉信号以顺序地产生用以选择多数 条闸线之多数个闸线驱动信号,各该等串接级包含 : 一组第一进位缓冲器,用以提供对应至第一时脉信 号或第二时脉信号之一组第一进位信号给予下一 级,该第二时脉信号具有相对于该第一时脉信号之 被反相相位; 一组拉升部份,用以提供对应至该第一时脉信号或 该第二时脉信号之第一闸线驱动信号给予一第一 输出端点; 一组拉降部份,用以提供一第一电源电压给予该第 一输出端点; 一组拉升驱动器部份,用以反应于被输出自先前级 之第一进位缓冲器之一组第二进位信号而导通该 拉升部份并且反应于下一级之一组第二闸线驱动 信号而截止该拉升部份; 一组拉降驱动器部份,用以反应于第一进位信号被 提供自先前级之第一进位缓冲器而截止该拉降部 份并且反应于下一级之第二闸线驱动信号而导通 该拉降部份;以及 一组第二进位缓冲器,用以降低该第二进位信号之 一组第一电压位准,被输出自先前级之第一进位缓 冲器之第一进位信号将被施加至该拉升部分。 17.一种移位暂存器,其包含多数个串接级,该等串 接级接收一第一时脉信号和一第二时脉信号以顺 序地产生用以选择多数条扫描线之多数个扫描线 驱动信号,各该等串接级包含: 一组拉升切换元件,用以提供对应至第一时脉信号 或第二时脉信号之第一扫描线驱动信号给予各该 等串接级之一组输出端点; 一组第一拉升驱动器切换元件,用以反应于被输出 自先前级之一组扫描开始信号或一组第二扫描线 驱动信号而导通该拉升切换元件; 一组第二拉升驱动器切换元件,用以反应于被输出 自下一级之一组第三扫描线驱动信号而截止该拉 升切换元件; 一组第一拉降切换元件,用以提供一组第一电源电 压给予该输出端点; 一组拉降驱动器切换元件,用以反应于被输出自先 前级之扫描开始信号或第二扫描线驱动信号而截 止该拉降切换元件;以及 一组第二拉降切换元件,该第二拉降切换元件反应 于第三扫描线驱动信号被导通以提供第一电源电 压给予该输出端点。 18.如申请专利范围第17项之移位暂存器,其中各该 等串接级进一步地包含一组第三拉升驱动器切换 元件,并且当该拉升切换元件被导通时该第三拉升 驱动器切换元件被切断且将拉升切换元件放电。 19.如申请专利范围第17项之移位暂存器,其中该第 一和该第二拉降切换元件分别地包含非结晶矽NMOS 薄膜电晶体。 20.如申请专利范围第19项之移位暂存器,其中该第 二拉降切换元件之第一电晶体尺寸是较大于第一 拉降切换元件之第二电晶体尺寸。 21.如申请专利范围第20项之移位暂存器,其中该第 二电晶体尺寸是大致地九倍较大于该第一电晶体 尺寸。 22.一种液晶显示器装置,其包含: 一组形成于一透明基片上面之显示胞元阵列,该显 示胞元阵列包含多数个闸线、多数个资料线和多 数个切换元件,该等切换元件耦合至该等闸线和该 等资料线; 一组资料驱动器电路,用以提供一影像信号给予各 该等资料线;以及 一组包含一移位暂存器之闸驱动器电路,该移位暂 存器包含多数个串接级,该等串接级接收一组第一 时脉信号和一组第二时脉信号以顺序地产生用以 选择多数条闸线之多数个闸线驱动信号,各该等串 接级包含: 一组拉升切换元件,用以提供对应至该第一时脉信 号或该第二时脉信号之一组第一闸线驱动信号给 予各该等串接级之输出端点; 一组第一拉升驱动器切换元件,用以反应于被输出 自先前级之一组扫描开始信号或一组第二闸线驱 动信号而导通该拉升切换元件; 一组第二拉升驱动器切换元件,用以反应于被输出 自下一级之一组第三闸线驱动信号而截止该拉升 切换元件; 一组第一拉降切换元件,用以提供一组第一电源电 压给予该输出端点; 一组拉降驱动器切换元件,用以反应于被输出自先 前级之扫描开始信号或第二闸线驱动信号而截止 该拉降切换元件;以及 一组第二拉降切换元件,该第二拉降切换元件反应 于第三闸线驱动信号而被导通以提供该第一电源 电压给予该输出端点。 23.一种移位暂存器,其包含多数个串接级,该等串 接级接收一第一时脉信号和一第二时脉信号以顺 序地产生用以选择多数条扫描线之多数个扫描线 驱动信号,各该等串接级包含: 一组第一拉升驱动器切换元件,其具有用以接收一 组第二电源电压之一组第一电极,用以接收被输出 自先前级之一组扫描开始信号或一组第一扫描线 驱动信号之一组第二电极,以及耦合至一组第一节 点之一组第三电极; 一组拉升切换元件,其具有用以接收该第一时脉信 号或该第二时脉信号之一组第四电极,耦合至该第 一节点之一组第五电极,以及耦合至一组输出端点 之一组第六电极; 一组第一拉降切换元件,其具有耦合至该输出端点 之一组第七电极,耦合至一组第二节点之一组第八 电极,以及用以接收一组第一电源电压之一组第九 电极; 一组第二拉降切换元件,其具有耦合至该输出端点 之一组第十电极,用以接收被输出自下一级之一组 第二闸线驱动信号之一组第十一电极,以及用以接 收该第一电源电压之一组第十二电极; 一组电容器,其耦合在该第一节点和该输出端点之 间; 一组第二拉升驱动器切换元件,其具有耦合至该第 一节点之一组第十三电极,用以接收被输出自下一 级之第二闸线驱动信号之一组第十四电极,以及用 以接收该第一电源电压之一组第十五电极; 一组第三拉升驱动器切换元件,其具有耦合至该第 一节点之一组第十六电极,耦合至该第二节点之一 组第十七电极,以及用以接收该第一电源电压之一 组第十八电极; 一组第一拉升驱动器切换元件,其具有共同地彼此 耦合以接收该第二电源电压之一组第十九电极和 一组第二十电极,以及耦合至该第二节点之一组第 二十一电极;以及 一组第二拉降驱动器切换元件,其具有耦合至该第 二节点之一组第二十二电极,耦合至该第一节点之 一组第二十三电极,以及用以接收该第一电源电压 之一组第二十四电极。 24.如申请专利范围第23项之移位暂存器,其中该第 一和该第二拉降切换元件分别地包含非结晶矽NMOS 薄膜电晶体。 25.如申请专利范围第24项之移位暂存器,其中该第 一和该第二拉降切换元件分别地是NMOS电晶体,并 且该第二拉降切换元件之第一电晶体尺寸是较大 于该第一拉降切换元件之第二电晶体尺寸。 26.如申请专利范围第25项之移位暂存器,其中该第 二电晶体尺寸是大致地九倍较大于该第一电晶体 尺寸。 27.一种驱动移位暂存器之方法,该移位暂存器包含 多数个串接级,该等串接级接收一组第一时脉信号 和一组第二时脉信号以顺序地产生用以选择多数 条扫描线之多数个扫描线驱动信号,该方法包含: 接收该第一时脉信号或该第二时脉信号以提供该 第一时脉信号或该第二时脉信号给予各该等串接 级,该第一时脉信号和该第二时脉信号具有大致地 对应至一组第一电源电压之第一电压位准之第一 电压位准; 产生一组第二电源电压以提供第二电源电压给予 各该等串接级,该第二电源电压具有比该第一电压 位准较高一预定电压位准之一组第二电压位准; 产生用以选择耦合至一目前级之一组第一扫描线 之一组第一扫描线驱动信号; 反应于被输出自下一级之一组第二扫描线驱动信 号,降低第一扫描线驱动信号之第三电压位准至较 低于该第三电压位准之第四电压位准; 提供具有该第四电压位准之第一扫描线驱动信号 给予该第一扫描线;并且 在降低该第一扫描线驱动信号之第三电压位准之 后,当一组拉降切换元件之输出信号的电压位准是 从一组第五电压位准改变至较高于该第五电压位 准之一组第六电压位准时,保持该第一扫描线驱动 信号之第四电压位准经过一预定周期。 28.如申请专利范围第27项之方法,其中该第一电源 电压之第一电压位准被提升预定电压位准以便产 生具有第二电压位准之第二电源电压。 29.如申请专利范围第27项之方法,其中该第一电源 电压之第一电压位准被调整为可变化,并且第一电 源电压之第二电压位准无关于该第一电源电压而 被调整。 30.如申请专利范围第27项之方法,其中拉降切换元 件之输出信号之一组最大电压位准是在该第一电 压位准和该第二电压位准之间。 31.一种驱动移位暂存器之方法,该等移位暂存器包 含多数个串接级,该等串接级交互地接收产生自一 组时脉产生器之一组第一时脉信号和一组第二时 脉信号以顺序地产生用以选择多数条扫描线之多 数个扫描线驱动信号,该等第一和第二时脉信号具 有大致地对应至一组第一电源电压之第一电压位 准之一组第一电压位准,各该等串接级包含: 一组拉升切换元件,用以提供对应至该第一时脉信 号或该第二时脉信号之一组第一扫描线驱动信号 给予各该等串接级之一输出端点; 一组第一拉升驱动器切换元件,用以反应于被输出 自先前级之一组扫描开始信号或一组第二扫描线 驱动信号而导通该拉升切换元件; 一组第二拉升驱动器切换元件,用以反应于被输出 自下一级之一组第三扫描线驱动信号而截止该拉 升切换元件; 一组拉降切换元件,用以提供一组第三电源电压给 予该输出端点;以及 一组拉降驱动器切换元件,用以反应于被输出自先 前级之该扫描开始信号或第二扫描线驱动信号而 截止该拉降切换元件,其中该方法包含: 接收该第一时脉信号或该第二时脉信号以提供该 第一时脉信号或该第二时脉信号给予各该等串接 级; 产生一组第二电源电压以提供该第二电源电压给 予各该等串接级,该第二电源电压具有比该第一电 压位准较高一预定电压位准之一组第二电压位准; 在该第一时脉信号或该第二时脉信号是一高位准 周期时,产生用以选择耦合至目前级之一组第一扫 描线之一组第一扫描线驱动信号; 反应于被输出自下一级之第三扫描线驱动信号,降 低该第一扫描线驱动信号之第三电压位准至较低 于该第三电压位准之一组第四电压位准; 提供具有第四电压位准之第一扫描线驱动信号给 予该第一扫描线;并且 在降低该第一扫描线驱动信号之第三电压位准之 后,当该拉降切换元件之输出信号之电压位准从一 组第五电压位准改变至较高于该第五电压位准之 第六电压位准时,保持该第一扫描线驱动信号之第 四电压位准经过一预定周期。 图式简单说明: 第1图是展示一种习见的多矽薄膜电晶体LCD之分解 图; 第2图是展示一种习见的非结晶矽薄膜电晶体LCD之 分解图; 第3图是展示依据本发明一组实施范例之非结晶矽 薄膜电晶体LCD之分解透视图; 第4图是展示第3图之非结晶矽薄膜电晶体基片之 分解图; 第5图是展示第4图之资料驱动器电路之方块图; 第6图是展示被使用于第4图闸驱动器电路中之一 组移位暂存器之方块图; 第7图是展示第6图之移位暂存器之串接级的电路 图; 第8图是展示被输出自第7图之串接级之扫描线驱 动信号的图形; 第9图是展示被输出自第6图之移位暂存器之扫描 线驱动信号的图形; 第10图是展示第6图之移位暂存器和闸线之分解图 。 第11图是展示依据本发明之第一实施范例之移位 暂存器被使用于一组闸驱动器电路中之方块图; 第12图是展示第11图移位暂存器中第N串接级之电 路图; 第13图是展示第11图移位暂存器中最后级和假性串 接级之电路图; 第14图是展示第11图移位暂存器和闸线之分解图。 第15A和15B图是展示第11图移位暂存器串接级中拉 升部分,拉降部份和进位缓冲器之布局; 第15C图是展示第15A图移位暂存器中进位缓冲器之 放大图; 第16A,16B和16C图是展示被输出自第7图移位暂存器 之闸线驱动信号之图形; 第17图是展示依据本发明第二实施范例被使用于 闸驱动器电路中之移位暂存器的方块图; 第18图是展示依据本发明第三实施范例被使用于 闸驱动器电路中之移位暂存器的方块图; 第19A和19B图是展示第18图移位暂存器之输出的图 形; 第20图是展示依据本发明第四实施范例被使用于 闸驱动器电路中之移位暂存器的方块图; 第21图是展示依据本发明第五实施范例被使用于 闸驱动器电路中之移位暂存器的方块图; 第22图是展示在第21图电容器之电压量测的图形; 第23图是展示被输出自第7图移位暂存器之闸线驱 动信号的图形; 第24图是展示依据本发明第六实施范例被使用于 闸驱动器电路中之一组移位暂存器之单元串接级 的方块图; 第25图是展示被输出自第24图之移位暂存器之闸线 驱动信号的图形; 第26图是展示被输出自第7图之移位暂存器之闸线 驱动信号和被输出自第24图之移位暂存器之闸线 驱动信号的图形; 第27图是展示依据本发明第七实施范例之电源供 应和时脉产生器之方块图; 第28图是展示当相同于被施加至第27图时脉产生器 之电源电压的电源电压被施加至移位暂存器时,被 输出自移位暂存器之闸线驱动信号的图形; 第29图是展示依据本发明第七实施范例之电源供 应和时脉产生器之方块图; 第30图是展示第29图之DC-至-DC转换器范例之电路图 ; 第31图是展示当第29图之电源供应和时脉产生器驱 动移位暂存器时,被输出自移位暂存器之闸线驱动 信号的图形;以及 第32图是展示当第29和28图之电源供应和时脉产生 器驱动移位暂存器时,被输出自移位暂存器之闸线 驱动信号的图形。 |
