| 主权项 |
1.一种电脑启动前期单步执行程序之自动检测及 讯息蒐集方法,藉由一单步中断除错装置及一远端 主控台之除错讯息蒐集装置以蒐集一待检测电脑 于欲检视周期中被撷取之滙流排周期除错相关讯 息,该单步中断除错装置系连接于该待检测电脑之 滙流排,且连接至该远端主控台之除错讯息蒐集装 置,该方法包括下列步骤: 该单步中断除错装置将选定欲检视之待检测电脑 滙流排周期之除错相关讯息予以栓锁住; 该单步中断除错装置在下一个滙流排周期开始时, 致能一标的装置选取信号(DEVSEL#),并暂停该滙流排 周期的进行; 该除错讯息蒐集装置接收到该DEVSEL#信号后,将该 单步中断除错装置所栓锁之除错相关讯息逐一写 入远端主控台之一除错讯息缓冲区中; 将该新蒐集之除错相关讯息之信号状态与一标准 样本资料作比对,如果相符合,则由除错讯息蒐集 装置产生一开关模拟信号至单步中断除错装置; 单步中断除错装置接收到该开关模拟信号后,产生 一告知滙流排终止资料传送信号(STOP#),通知待检 测电脑恢愎滙流排周期的进行,并重试该一被单步 除错装置所中断的滙流排周期,如此反覆同样的步 骤直到所有标准样本资料均全部比对过为止。 2.如申请专利范围第1项所述之电脑启动前期单步 执行程序之自动检测及讯息蒐集方法,其中该除错 讯息蒐集装置于接收到单步中断除错装置所送来 之DEVSEL#信号后,系透过中断处理程序将该单步中 断除错装置所栓锁之除错相关讯息写入除错讯息 缓冲区中,该中断处理程序包括下列步骤: 由除错讯息蒐集装置之中断请求信号产生电路触 发一硬体中断请求信号至远端主控台之中央处理 器; 由该远端主控台之中央处理器发出一连串的输出 入读取及记忆体写入指令,透过一控制逻辑产生电 路分别产生一控制信号读取、一资料读取、一位 址读取等信号至该除错讯息蒐集装置中之输入/输 出位址缓冲器、输入/输出资料缓冲器、及输入/ 输出控制信号缓冲器,使该单步中断除错装置所送 来之除错相关讯息逐一写入记忆体之除错讯息缓 冲区中; 在除错讯息均已写入除错讯息缓冲区后,由该控制 逻辑电路产生电路发送一解除中断请求信号至中 断请求信号产生电路中,以通知解除中断请求。 3.如申请专利范围第1项所述之电脑启动前期单步 执行程序之自动检测及讯息蒐集方法,其中该标准 样本资料系预先载入至该远端主控台记忆体中之 一标准样本资料缓冲区中。 4.如申请专利范围第1项所述之电脑启动前期单步 执行程序之自动检测及讯息蒐集方法,其中该新蒐 集之除错相关讯息之信号状态与标准样本资料比 对结果若为不符合,则该远端主控台更包括有一产 生警示之步骤。 5.如申请专利范围第1项所述之电脑启动前期单步 执行程序之自动检测及讯息蒐集方法,更包括将该 单步中断除错装置所撷取到之待检测电脑滙流排 周期之除错相关讯息分别予以显示在一显示装置 之步骤。 6.如申请专利范围第1项所述之电脑启动前期单步 执行程序之自动检测及讯息蒐集方法,其中该单步 中断除错装置所撷取到之待检测电脑滙流排周期 之除错相关讯息包括该滙流排周期之位址、资料 、命令等讯息。 7.如申请专利范围第1项所述之电脑启动前期单步 执行程序之自动检测及讯息蒐集方法,其更包括将 该除错相关讯息储存到资料储存装置以作为进一 步除错分析及统计之步骤。 8.一种电脑启动前期单步执行程序之自动检测及 讯息蒐集装置,包括有一单步中断除错装置及一除 错讯息蒐集装置,用以蒐集一待检测电脑于除错周 期中被撷取之滙流排周期除错相关讯息,其中该单 步中断除错装置包括有: 一位址及命令栓锁控制电路,用以栓锁欲检视滙流 排周期的位址及命令; 一资料及位元组致能信号(DATA/BE#)栓锁控制电路, 用以栓锁欲检视滙流排周期的资料及位元组致能 信号(BE#); 一位址及命令解码电路,用以将被栓锁住之待检视 滙流排周期之位址及命令予以解码; 一标的装置选取(DEVEL#)信号产生电路,在选定欲检 视之待检测电脑滙流排周期之除错相关讯息栓锁 住后,该单步中断除错装置在下一个滙流排周期开 始时,由该标的装置选取信号(DEVEL#)产生电路致能 一标的装置选取信号(DEVSEL#)至除错讯息蒐集装置, 并暂停该滙流排周期的进行; 一告知滙流排终止资料传送(STOP#)信号产生电路, 在每当接收到该由远端主控台之除错讯息蒐集装 置所送来之开关模拟信号时,用以产生一STOP#信号 送至该标的装置选取(DEVEL#)信号产生电路中,以使 待检测电脑之滙流排重复目前之滙流排周期。 9.如申请专利范围第8项所述之电脑启动前期单步 执行程序之自动检测及讯息蒐集装置,其中该位址 及命令栓锁控制电路包括有: 一位址及命令栓锁控制逻辑电路,用以产生一位址 及命令栓锁控制信号; 一位址及命令栓锁暂存器,于接收到该位址及命令 栓锁控制逻辑电路所产生之位址及命令栓锁控制 信号时,将待检测电脑之位址及命令信号予以栓锁 ; 一位址及命令缓冲器控制逻辑电路,用以产生一缓 冲器控制信号; 一位址及命令缓冲器,在该位址及命令缓冲器控制 逻辑电路所产生之缓冲器控制信号之控制之下,将 被栓锁在位址及命令栓锁暂存器中之位址及命令 信号予以存入至位址及命令缓冲器中。 10.如申请专利范围第8项所述之电脑启动前期单步 执行程序之自动检测及讯息蒐集装置,其中该资料 及位元组致能信号栓锁控制电路包括有: 一资料及位元组致能信号栓锁控制逻辑电路,用以 产生一资料及位元组致能信号栓锁控制信号; 一资料及位元组致能信号栓锁暂存器,于接收到该 资料及位元组致能信号栓锁控制逻辑电路所产生 之资料及位元组致能信号栓锁控制信号时,将待检 测电脑之资料及位元组致能信号予以栓锁。 11.如申请专利范围第8项所述之电脑启动前期单步 执行程序之自动检测及讯息蒐集装置,其中该单步 中断除错装置系插接于待检测电脑之PCI滙流排,而 该除错讯息自动蒐集装置系插接于远端主控台之 PCI滙流排,单步中断除错装置与该除错讯息自动蒐 集装置之间系经由一信号连接线予以连接。 12.如申请专利范围第8项所述之电脑启动前期单步 执行程序之自动检测及讯息蒐集装置,其中该单步 中断除错装置更包括有一位址及命令显示单元,连 接至该位址及命令栓锁控制电路,用以显示欲检视 周期之被栓锁位址及命令状态。 13.如申请专利范围第8项所述之电脑启动前期单步 执行程序之自动检测及讯息蒐集装置,其中该单步 中断除错装置更包括有一资料及位元组致能信号 显示单元,连接至该资料及位元组致能信号栓锁控 制电路,用以显示欲检视周期之被栓锁资料及位元 组致能信号之状态。 14.如申请专利范围第8项所述之电脑启动前期单步 执行程序之自动检测及讯息蒐集装置,其中该除错 讯息蒐集装置包括有: 一控制逻辑产生电路,用以产生该开关模拟信号, 并送到单步中断除错装置之告知滙流排终止资料 传送(STOP#)信号产生电路; 至少一缓冲器,用以暂存该单步中断除错装置所送 来之除错相关讯息; 一中断请求信号产生电路,用以接收该单步中断除 错装置所送来之DEVSEL#信号,并据以产生一中断请 求信号至该远端主控台之中央处理器,以将该单步 中断除错装置所送来之除错讯息逐一写入远端主 控台中记忆体之除错讯息缓冲区中。 图式简单说明: 图一系显示本发明之系统连接示意图; 图二系显示一待检测电脑与本发明单步中断除错 装置及远端主控台之间的系统连接示意图; 图三系显示本发明单步中断除错装置之电路方块 图; 图四系显示本发明远端主控制台与除错讯息蒐集 装置之系统连接示意图; 图五系显示图四中除错讯息蒐集装置之电路方块 图; 图六系显示本发明单步中断除错装置、待检测电 脑、除错讯息蒐集装置间在执行单步中断除错时 各相关信号之时序图。 |
