| 摘要 |
一种记忆装置控制器,包括:第一计数器系由资料选通信号之上升缘所触发,产生第一计数器値;第二计数器系由资料选通信号之下降缘所触发,产生第二计数器値;第三计数器系由内部时脉之上升缘所触发,产生第三计数器値;第一缓冲储存器系以第一计数器値作为资料之写入位址,用以依序储存对应于资料选通信号之上升缘之资料,于第一预定时间后,依序输出对应于第三计数器値之资料;第二缓冲储存器系以第二计数器値作为资料之写入位址,用以依序储存对应于资料选通信号之下降缘之资料,并于第一预定时间后,依序输出对应于第三计数器値之资料。 |
| 主权项 |
1.一种记忆装置控制器,适用于一记忆装置,根据一 记忆装置存取要求输出一资料以及与上述资料同 步之一资料选通信号,包括: 一第一计数器,由上述资料选通信号之上升缘所触 发,并产生一第一计数器値; 一第二计数器,由上述资料选通信号之下降缘所触 发,并产生一第二计数器値; 一第三计数器,由一内部时脉之上升缘所触发,并 产生一第三计数器値; 一第一缓冲储存器,以上述第一计数器値作为上述 资料之一写入位址,用以依序储存对应于上述资料 选通信号之上升缘之上述资料,并于一第一预定时 间后,依序输出对应于上述第三计数器値之上述资 料;以及 一第二缓冲储存器,以上述第二计数器値作为上述 资料之上述写入位址,用以依序储存对应于上述资 料选通信号之下降缘之上述资料,并于上述第一预 定时间后,依序输出对应于上述第三计数器値之上 述资料。 2.如申请专利范围第1项所述之记忆装置控制器,其 中上述资料以及上述资料选通信号系于所有设置 于记忆装置以及记忆装置控制器之间的内连媒介 中,经过一第二预定时间的延迟。 3.如申请专利范围第2项所述之记忆装置控制器,更 包括一延迟电路,用以将上述资料选通信号延迟一 第三预定时间。 4.如申请专利范围第2项所述之记忆装置控制器,其 中上述第一预定时间超过上述第二预定时间。 5.如申请专利范围第1项所述之记忆装置控制器,其 中上述第一缓冲储存器包括复数个循序式整数索 引値之第一缓冲储存器项目。 6.如申请专利范围第5项所述之记忆装置控制器,其 中上述第一缓冲储存器将对应于上述资料选通信 号之上升缘的上述资料储存于具有对应索引値之 上述第一缓冲储存器项目。 7.如申请专利范围第5项所述之记忆装置控制器,其 中上述第一缓冲储存器从具有对应于上述第三计 数器値之上述索引値之上述第一缓冲储存器项目 中输出资料。 8.如申请专利范围第1项所述之记忆装置控制器,其 中上述第二缓冲储存器包括复数个循序式整数索 引値之第二缓冲储存器项目。 9.如申请专利范围第8项所述之记忆装置控制器,其 中上述第二缓冲储存器将对应于上述资料选通信 号之下降缘的上述资料储存于具有对应索引値之 上述第二缓冲储存器项目。 10.如申请专利范围第8项所述之记忆装置控制器, 其中上述第二缓冲储存器从具有对应于上述第三 计数器値之上述索引値之上述第二缓冲储存器项 目中输出资料。 11.一种记忆装置系统,包括: 一记忆装置,根据一记忆装置存取要求,输出复数 个资料以及同步于上述资料之复数个资料选通信 号; 一记忆装置控制器,用来提供上述记忆装置存取要 求,包括: 一第一计数器,由上述资料选通信号之上升缘所触 发,并且产生一第一计数器値; 一第二计数器,由上述资料选通信号之下降缘所触 发,并且产生一第二计数器値; 一第三计数器,由一内部时脉之上升缘所触发,并 且产生一第三计数器値; 一第一缓冲储存器,以上述第一计数器値作为上述 资料之一写入位址,用以依序储存对应于上述资料 选通信号之上升缘的上述资料,并于一第一预定时 间后,依序输出对应于上述第三计数器値之上述资 料;以及 一第二缓冲储存器,以上述第二计数器値作为上述 资料之上数写入位址,用以依序储存对应于上述资 料选通信号之下降缘的上述资料,并于上述第一预 定时间后,依序输出对应于上述第三计数器値之上 述资料。 12.如申请专利范围第11项所述之记忆装置系统,其 中上述资料以及上述资料选通信号系于所有设置 于记忆装置以及记忆装置控制器之间的内连媒介 中,经过一第二预定时间的延迟。 13.如申请专利范围第12项所述之记忆装置系统,更 包括一延迟电路,用以将上述资料选通信号延迟一 第三预定时间。 14.如申请专利范围第12项所述之记忆装置系统,其 中上述第一预定时间超过上述第二预定时间。 15.如申请专利范围第11项所述之记忆装置系统,其 中上述第一缓冲储存器包括复数个循序式整数索 引値之第一缓冲储存器项目。 16.如申请专利范围第15项所述之记忆装置系统,其 中上述第一缓冲储存器将对应于上述资料选通信 号之上升缘的上述资料储存于具有对应索引値之 上述第一缓冲储存器项目。 17.如申请专利范围第15项所述之记忆装置系统,其 中上述第一缓冲储存器从具有对应于上述第三计 数器値之上述索引値之上述第一缓冲储存器项目 中输出资料。 18.如申请专利范围第11项所述之记忆装置系统,其 中上述第二缓冲储存器包括复数个循序式整数索 引値之第二缓冲储存器项目。 19.如申请专利范围第18项所述之记忆装置系统,其 中上述第二缓冲储存器将对应于上述资料选通信 号之下降缘的上述资料储存于具有对应索引値之 上述第二缓冲储存器项目。 20.如申请专利范围第18项所述之记忆装置系统,其 中上述第二缓冲储存器从具有对应于上述第三计 数器値之上述索引値之上述第二缓冲储存器项目 中输出资料。 图式简单说明: 第1图系显示根据本发明实施例所述之记忆装置系 统20的示意图。 第2图系显示根据本发明实施例所述之记忆装置控 制器22的示意图。 第3图系显示根据本发明实施例所述之记忆装置控 制器22的时序图。 第4图系显示根据本发明实施例所述之DQS上升缘缓 冲储存器42以及DQS下降缘缓冲储存器44的时序图。 第5A图以及第5B图分别为具有不同资料延迟之DQS上 升缘缓冲储存器42的时序图。 第6图系显示将第5A图以及第5B图结合所得到之DQS 上升缘缓冲储存器42的时序图。 |
