发明名称 半导体制造之光微影制程方法
摘要 本发明一般系关于半导体元件之制造。在一范例里,一形成部分半导体元件的方法包含,形成一光感层于一基底上,显影光感层以暴露出基底之一部份,并由显影后所剩余之光感层之至少一部份产生一种子层,于种子层上形成一蚀刻中止层,以及使用蚀刻中止层作为一遮罩蚀刻基底。
申请公布号 TWI298514 申请公布日期 2008.07.01
申请号 TW095125726 申请日期 2006.07.13
申请人 台湾积体电路制造股份有限公司 发明人 林进祥
分类号 H01L21/027(2006.01) 主分类号 H01L21/027(2006.01)
代理机构 代理人 蔡坤财 台北市中山区松江路148号11楼
主权项 1.一种部分半导体元件之形成方法,包含: 形成一光感层于一基底上; 显影该光感层以暴露出该基底之一部份,并由显影 后剩余之该光感层之至少一部份产生一种子层; 形成一蚀刻中止层于该种子层之上;以及 使用该蚀刻中止层为一遮罩,蚀刻该基底。 2.如申请专利范围第1项所述之一种部分半导体元 件之形成方法,其中该蚀刻中止层较该种子层厚。 3.如申请专利范围第1项所述之一种部分半导体元 件之形成方法,其中该蚀刻中止层较该种子层硬。 4.如申请专利范围第1项所述之一种部分半导体元 件之形成方法,其中系以显影后之该光感层作为该 种子层。 5.如申请专利范围第1项所述之一种部分半导体元 件之形成方法,其中形成该蚀刻中止层包含使用该 种子层作为电极电镀以成长该蚀刻中止层。 6.如申请专利范围第1项所述之一种部分半导体元 件之形成方法,其中形成该蚀刻中止层包含浸泡该 种子层于一溶液里。 7.如申请专利范围第6项所述之一种部分半导体元 件之形成方法,其中该溶液之pH値约不大于7。 8.如申请专利范围第6项所述之一种部分半导体元 件之形成方法,其中该溶液之pH値约大于7。 9.如申请专利范围第1项所述之一种部分半导体元 件之形成方法,其中形成一蚀刻中止层包含长链分 子之形成。 10.如申请专利范围第1项所述之一种部分半导体元 件之形成方法,其中形成一蚀刻中止层包含一或更 多之长链聚合物之形成。 11.如申请专利范围第1项所述之一种部分半导体元 件之形成方法,其中形成一蚀刻中止层包含至少一 奈米碳管之形成。 12.如申请专利范围第1项所述之一种部分半导体元 件之形成方法,其中形成一蚀刻中止层包含至少一 氧化锌奈米管之形成。 13.如申请专利范围第1项所述之一种部分半导体元 件之形成方法,其中形成一蚀刻中止层包含对准厚 度方向长链分子之形成。 14.如申请专利范围第1项所述之一种部分半导体元 件之形成方法,其中形成一蚀刻中止层包含一或更 多之对准长链聚合物之形成。 15.如申请专利范围第1项所述之一种部分半导体元 件之形成方法,其中该蚀刻中止层系用以作为一离 子植入遮罩。 16.一种部分半导体元件之形成方法,包含: 形成一光感层于一基底上; 显影该光感层以暴露出该基底之一部份,其中该基 底之该暴露部分形成一种子层; 形成一蚀刻中止层于该种子层之上;以及 使用该蚀刻中止层作为一遮罩以蚀刻该基底。 17.如申请专利范围第16项所述之一种部分半导体 元件之形成方法,更包含形成该蚀刻中止层后移除 该光感层之一剩余部分。 18.如申请专利范围第16项所述之一种部分半导体 元件之形成方法,更包含形成该蚀刻中止层前移除 该光感层之一剩余部分。 19.如申请专利范围第16项所述之一种部分半导体 元件之形成方法,其中形成该光感层于该基底上包 含选择一负光阻剂用于作为该光感层。 20.如申请专利范围第16项所述之一种部分半导体 元件之形成方法,其中形成该光感层于该基底上包 含选择一正光阻剂用于作为该光感层。 21.一种用于形成一局部半导体元件的方法,包含: 提供一光感层于一基底上; 使用一预先定义之图案图案化该光感层; 显影该光感层以形成一种子层,其中该种子层对应 于该预先定义之图案; 产生实质上垂直于该种子层之一复数个长链分子, 以形成一厚层于该种子层上。 22.如申请专利范围第21项所述之用于形成一局部 半导体元件的方法,其中在显影该光感层以及蚀刻 该基底之步骤间系无材料从该局部半导体元件中 被移除。 23.如申请专利范围第21项所述之用于形成一局部 半导体元件的方法,更包含使用该厚层作为一蚀刻 遮罩层蚀刻该基底。 24.如申请专利范围第21项所述之用于形成一局部 半导体元件的方法,更包含使用该厚层作为一离子 植入层注入该基底。 图式简单说明: 第1图系绘示半导体制造过程中执行本发明之一实 施例之一方法。 第2图系绘示在制造过程中,利用第1图所述之方法, 使用一具有光感层覆盖于其它层上之局部半导体 元件之一实施例之一透视图。 第3图系绘示第2图之局部半导体元件之一透视图, 此透视图系绘示于光感层上形成一图案。 第4图系绘示第3图之局部半导体元件之一透视图, 此透视图系绘示显影后之光感层以预先定义之图 案为基础。 第5图系绘示第4图之局部半导体元件之一透视图, 此透视图系绘示形成一第二层于显影过之光感层 上。 第6图系绘示第5图之局部半导体元件之一透视图, 此透视图系绘示使用第二层作为一遮罩以蚀刻显 影过之光感层下之底层。 第7图系绘示第6图之局部半导体元件之一透视图, 此图系绘示移除第二层以及光感层。 第8图系绘示在半导体制造过程中执行本发明之另 一实施例之一方法。 第9图系绘示在制造过程中,利用第8图所述之方法, 使用一具有光感层覆盖于其它层上之局部半导体 元件之一实施例之一透视图。 第10图系绘示第9图之局部半导体元件之一透视图, 此图系绘示显影后之光感层以预先定义之图案为 基础。 第11图系绘示第10图之局部半导体元件之一透视图 ,此透视图系绘示形成一第二层于一图案化之种子 层上。 第12图系绘示移除第11图之局部半导体元件之光感 层之剩余部分之一透视图。 第13图系绘示第12图之局部半导体元件之一透视图 ,此透视图系绘示使用第二层作为一遮罩以蚀刻显 影过之光感层下之底层。 第14图系绘示移除第13图之局部半导体元件之第二 层后之一透视图。 第15图系绘示第9图之局部半导体元件之另一实施 例之一透视图。
地址 新竹市新竹科学工业园区力行六路8号