并入用于记忆体阵列区块选择之二个资料滙流排的记忆体阵列之方法及装置

摘要

本发明揭示用于解码可程式化且在某些具体实施例中系可再写之被动元件记忆体单元之范例性记忆体阵列之电路及方法,其系特别用于具有一个以上记忆体平面之极密集三维记忆体阵列内。此外,说明用于选择类记忆体阵列之一或多个阵列区块、用于在选定阵列区块内选择一或多个字线及位元线、用于往返于选定阵列区块内选定记忆体单元传递资料资讯、及用于将未选定偏压条件传递至未选定阵列区块之电路及方法。