发明名称 半导体结构之制造方法及测试晶粒之方法
摘要 一种半导体结构之制造方法,包括:提供一堆叠结构,该堆叠结构具有一第一侧与相对该第一侧之一第二侧,其中该堆叠结构包含一底晶圆。黏附一握持晶圆于该堆叠结构之该第二侧上;施行一晶片测试程序;以及分离该握持晶圆与该堆叠结构。该底晶圆包括一基底、位于该基底内之复数个贯穿矽栓塞,以及连结该些贯穿矽栓塞之复数个凸块底金属层,其中该些凸块底金属层系位于该堆叠结构之该第一侧之上。
申请公布号 TW200828465 申请公布日期 2008.07.01
申请号 TW096111280 申请日期 2007.03.30
申请人 台湾积体电路制造股份有限公司 发明人 罗文良;郭永良;许明正
分类号 H01L21/60(2006.01);H01L21/66(2006.01);H01L25/04(2006.01) 主分类号 H01L21/60(2006.01)
代理机构 代理人 洪澄文;颜锦顺
主权项
地址 新竹市新竹科学工业园区力行六路8号