| 主权项 |
1.一种半导体元件,包括: 形成在基板预定部分的沟槽与该沟槽底下之第一 凹区; 场氧化物层,其埋入于该沟槽与第一凹区内; 作用区,其由该场氧化物层所界定,且该作用区具 有第一作用区与第二作用区,该第二作用区具有第 二凹区,其形成在该作用区中比第一作用区还要低 之部分;及 步阶闸极图案,其在第一作用区与第二作用区之间 的边界区域上,其中该闸极图案具有步阶结构,其 一侧延伸至第一作用区之表面且另一侧延伸至第 二作用区之表面。 2.如申请专利范围第1项之半导体元件,其中,埋覆 有该场氧化物层之第一凹区系在该沟槽之底部部 分具有半椭圆形状。 3.如申请专利范围第1项之半导体元件,其中,该场 氧化物层包括: 第一绝缘层,其形成在第一凹区之表面上; 第二绝缘层,其具有形成在该沟槽之侧壁上之间隙 物形状;及 第三绝缘层,其埋覆在该第一凹区与该沟槽中。 4.如申请专利范围第3项之半导体元件,其中,该第 一绝缘层与该第三绝缘层为氧化物层,且该第二绝 缘层具有氧化层、氮化物层与氧化层之三重结构 。 5.如申请专利范围第1项之半导体元件,其中,第一 作用区与第二作用区间之高度差异范围约200至 约600。 6.一种半导体元件,包括: 形成在基板预定部分之沟槽与在该沟槽底下之第 一凹区,其中场氧化物层被埋入该沟槽与第一凹区 ; 作用区,其由该场氧化物层所界定,且具有一预定 深度之第二凹区;及 凹闸极图案,其下部分被埋入第二凹区内,且其上 部分突出于该作用区之表面上。 7.如申请专利范围第6项之半导体元件,其中,埋入 有该场氧化物层之第一凹区具有一半椭圆形状,其 延伸超过该沟槽之侧边。 8.如申请专利范围第6项之半导体元件,其中,该场 氧化物层包含: 第一绝缘层,其形成在第一凹区之表面上; 第二绝缘层,其形成在该沟槽之侧壁上,且具有间 隙物形状;及 第三绝缘层,其埋覆在该第一凹区与该沟槽中。 9.如申请专利范围第8项之半导体元件,其中,该第 一绝缘层与该第三绝缘层为氧化物层,且该第二绝 缘层为一氧化层、一氮化物层与一氧化层之三重 结构。 10.一种用以制造半导体元件之方法,包括: 形成一沟槽于基板之元件隔离区,且在该基板中界 定有该元件隔离区与作用区; 形成第一凹区,其端点在该沟槽之底部部分延伸至 该作用区; 形成埋覆在该第一凹区与沟槽内之一场氧化物层; 蚀刻该作用区之一预设部分至一预定深度,藉以形 成第二凹区,藉以提供高度较第一作用区还要低的 第二作用区;及 于该第一作用区与该第二作用区间之边界区域上, 形成闸极图案,其中该闸极图案具有步阶结构,其 一侧延伸至该第一作用区之表面且另一侧延伸至 该第二作用区之表面。 11.如申请专利范围第10项之方法,其中,第一凹区之 形成包括: 形成在该沟槽之侧壁上所形成的间隙物;及 藉使用该间隙物作为蚀刻障壁,经由在该沟槽之底 部部分受到一等向蚀刻制程,形成该第一凹区。 12.如申请专利范围第11项之方法,其中,使用蚀刻条 件来实施等向蚀刻制程,其中该第一凹区之端点侧 向延伸于间隙物底下。 13.如申请专利范围第12之方法,其中,在压力范围约 2torr至约200torr,期间范围约0.5分钟至约60分钟,藉使 用氯化氢(HCl)流量范围约0.1slm至约1slm与氢(H2)流量 范围约10slm至约50slm,且蚀刻温度范围约700C至约 1000C下实施该等向蚀刻制程。 14.如申请专利范围第11之方法,其中,进而包括在该 等向蚀刻制程前,在氢环境下以温度范围约800C至 约1000C实施预退火制程。 15.如申请专利范围第11之方法,其中,该间隙物之形 成包括: 藉由在该沟槽上实施侧壁氧化制程,以形成第一氧 化层; 于该第一氧化层上沉积衬裹氮化物层; 经由衬裹氧化制程,于该衬裹氮化物层上形成第二 氧化层;及 于该第二氧化层、该衬裹氮化物层与该第一氧化 层上实施回蚀制程。 16.如申请专利范围第10之方法,其中,该第二凹区之 凹陷深度范围约200至约600。 17.一种用于制造半导体元件之方法,包括: 于基板之元件隔离区中形成沟槽,且在该基板中界 定有该元件隔离区与作用区; 形成第一凹区,其端点在该沟槽之底部部分侧向延 伸至该作用区; 形成埋入该第一凹区与该沟槽之场氧化物层; 蚀刻该作用区之预定部分至一预定深度,藉以形成 第二凹区;及 形成凹闸极图案,其底部部分被埋入第二凹区内, 且顶部部分突出于该作用区之表面上。 18.如申请专利范围第17之方法,其中,该第一凹区之 形成包括: 形成该沟槽之侧壁上所形成之间隙物;及 藉使用间隙物作为一蚀刻障壁,经由施加至基板之 底部部分的等向蚀刻制程,以形成该第一凹区。 19.如申请专利范围第18之方法,其中,以蚀刻条件来 实施等向蚀刻制程,其中第一凹区之端点侧向延伸 于间隙物底下。 20.如申请专利范围第19之方法,其中,在压力范围约 2torr至约200torr,期间范围约0.5分钟至约60分钟,藉使 用氯化氢(HCl)流量范围约0.1slm至约1slm与氢(H2)流量 范围约10slm至约50slm,且蚀刻温度范围约700C至约 1000C下实施该等向蚀刻制程。 21.如申请专利范围第18之方法,其中,进而包括在等 向蚀刻制程前,在氢环境温度范围约800C至约1000C 下实施预退火制程。 22.如申请专利范围第18之方法,其中,该间隙物之形 成包括: 藉于该沟槽上实施侧壁氧化制程,以形成第一氧化 层; 于该第一氧化层上沉积衬裹氮化物层; 经由衬裹氧化制程,于该衬裹氮化物层上形成第二 氧化层;及 实施回蚀制程于该第二氧化层、该衬裹氮化物层 与该第一氧化层。 23.如申请专利范围第17之方法,其中,第二凹区之凹 陷深度范围约200至约600。 图式简单说明: 第1图为一剖面视图,例示具有平面型N通道金氧半 导体场效电晶体(NMOSFET)之习知半导体元件。 第2图为一剖面视图,例示依据本发明第一实施例 半导体元件之结构。 第3A至3F图为剖面视图,例示第2图所示依据本发明 第一实施例一种制造半导体元件之方法。 第4图为一剖面视图,例示依据本发明第二实施例 半导体元件之结构。 第5A至5F图为剖面视图,例示第4图所示依据本发明 第二实施例一种制造半导体元件之方法。 第6图为展现步阶闸极化非对称凹陷(STAR)型胞元与 习知平面型胞元间字元线电容之比较结果的图表 。 第7图为展现应用局部氧化隔离(LOI)结构之STAR型胞 元与习知平面型胞元间字元线电容之比较结果的 图表。 第8A至8C图展现应用不同胞元结构之元件的击穿特 性的图表。 第9A与9B图展现应用不同胞元结构之元件的SNC/N接 触电阻比较结果的图表。 第10图为展现不应用LOI结构之凹通道阵列电晶体( RCAT)型胞元与习知平面型胞元间字元线电容之比 较结果的图表;及 第11图为展现应用LOI结构之RCAT型胞元与习知平面 型胞元间之比较结果的图表。 |
