发明名称 | 解码装置及解码方法 | ||
摘要 | 本发明涉及一种可以抑制装置的大规模化的同时高精度地进行LDPC码的解码的解码装置及解码方法。计算部1102使用从解码中间结果保存用存储器1104通过循环移位电路1101提供的解码中间结果D1101,进行与3个校验节点运算对应的第1运算,将其结果得到的解码中间结果D1102存储到解码中间结果保存用存储器1103。计算部415使用从解码中间结果保存用存储器1103通过循环移位电路提供的解码中间结果D414,进行与6个变量节点的运算对应的第2运算,将其结果得到的解码中间结果D415存储到解码中间结果保存用存储器1104。本发明例如可以应用于接收卫星广播的调谐器。 | ||
申请公布号 | CN101208864A | 申请公布日期 | 2008.06.25 |
申请号 | CN200680022926.4 | 申请日期 | 2006.04.20 |
申请人 | 索尼株式会社 | 发明人 | 横川峰志;宫内俊之;新谷修 |
分类号 | H03M13/19(2006.01) | 主分类号 | H03M13/19(2006.01) |
代理机构 | 北京林达刘知识产权代理事务所 | 代理人 | 刘新宇 |
主权项 | 1.一种LDPC(Low Density Parity Check)码的解码装置,其特征在于,将P×P(P是正整数)的单位矩阵、作为所述单位矩阵的成分的1中的一个以上为0的矩阵即准单位矩阵、对所述单位矩阵或所述准单位矩阵进行循环移位得到的矩阵即移位矩阵、和矩阵、或者P×P的0矩阵设为结构矩阵,其中,所述和矩阵是所述单位矩阵、所述准单位矩阵或所述移位矩阵之中的多个矩阵的和,在利用由一个以上的所述结构矩阵构成的组合来表示所述LDPC码的校验矩阵的情况下,该解码装置具备:第1运算部,其进行用于所述LDPC码的解码的校验节点的运算;以及第2运算部,其进行用于所述LDPC码的解码的变量节点的运算,仅由所述第1运算部同时进行N(N是小于P的正整数)个校验节点的运算,或者仅由所述第2运算部同时进行所述N个的变量节点的运算,或者所述第1运算部同时进行所述N个的校验节点的运算并且所述第2运算部同时进行所述N个的变量节点的运算。 | ||
地址 | 日本东京都 |