| 主权项 |
1.一种在一蜂巢多重处理器中保持快取连贯性的 系统,包含: 一积体电路,包括 一或多个处理器核心,其中该一或多个处理器核心 之每一处理器核心包含一私有快取; 一共享快取,其由该一或多个处理器核心所共享; 以及 一环,其连接该一或多个处理器核心以及该共享快 取。 2.如申请专利范围第1项所述之在一蜂巢多重处理 器中保持快取连贯性的系统,其中该共享快取包含 一或多个快取库。 3.如申请专利范围第2项所述之在一蜂巢多重处理 器中保持快取连贯性的系统,其中该一或多个快取 库系负责该系统的一实体位址空间之子集。 4.如申请专利范围第1项所述之在一蜂巢多重处理 器中保持快取连贯性的系统,其中该一或多个处理 器核心系为完全写入。 5.如申请专利范围第4项所述之在一蜂巢多重处理 器中保持快取连贯性的系统,其中该一或多个处理 器核心将资料完全写入至该共享快取。 6.如申请专利范围第1项所述之在一蜂巢多重处理 器中保持快取连贯性的系统,其中该一或多个处理 器核心包含一整合缓冲器。 7.如申请专利范围第6项所述之在一蜂巢多重处理 器中保持快取连贯性的系统,其中资料系储存在该 整合缓冲器中。 8.如申请专利范围第7项所述之在一蜂巢多重处理 器中保持快取连贯性的系统,其中该整合缓冲器将 资料清除至该共享快取。 9.如申请专利范围第1项所述之在一蜂巢多重处理 器中保持快取连贯性的系统,其中该一或多个处理 器核心从该共享快取来存取资料。 10.如申请专利范围第7项所述之在一蜂巢多重处理 器中保持快取连贯性的系统,其中该整合缓冲器将 多个储存组合至一相同的区块。 11.如申请专利范围第1项所述之在一蜂巢多重处理 器中保持快取连贯性的系统,其中该环系为一同步 的且非缓冲的双向互连环。 12.如申请专利范围第11项所述之在一蜂巢多重处 理器中保持快取连贯性的系统,其中一讯息具有一 固定潜伏环绕互连环。 13.一种在一蜂巢多重处理器中保持快取连贯性的 装置,包含: 一积体电路,包括:多个核心和一共享记忆体在一 同步非缓冲双向环中连接,其中该多个核心之各个 核心包括一私有快取记忆体,和其中该共享记忆体 可由多个核心的各个核心所存取。 14.如申请专利范围第13项所述之在一蜂巢多重处 理器中保持快取连贯性的装置,其中该共享记忆体 为一包括多个区块的共享快取,和其中该共享快取 可保持多个区块的各个区块在快取连贯性状态。 15.如申请专利范围第14项所述之在一蜂巢多重处 理器中保持快取连贯性的装置,其中该多个区块的 各个区块的快取连贯性状态系选自以(1)不存在的 状态,(2)存在且由多个核心的一个核心所拥有的状 态,(3)存在、不被拥有、且保管人是多个核心的一 个核心的状态,和(4)存在、不被拥有、且没有保管 人的状态所组成之群。 16.一种在一蜂巢多重处理器中保持快取连贯性的 系统,包含: 一处理器,包括:多个核心和一共享记忆体以一非 缓冲双向互连环耦合在一起,其中该多个核心的各 个核心相关联一私有快取记忆体,和其中该共享记 忆体可由该多个核心的各个核心所存取;和 一系统记忆体,其相关联该处理器以保持由该共享 记忆体所储存的元件。 17.如申请专利范围第16项所述之在一蜂巢多重处 理器中保持快取连贯性的系统,其中该共享记忆体 为一包括多个区块的共享快取,和其中该共享快取 可保持多个区块的各个区块在快取连贯性状态。 18.如申请专利范围第17项所述之在一蜂巢多重处 理器中保持快取连贯性的系统,其中该多个区块的 各个区块的快取连贯性状态系选自以(1)不存在的 状态,(2)存在且由多个核心的一个核心所拥有的状 态,(3)存在、不被拥有、且保管人是多个核心的一 个核心的状态,和(4)存在、不被拥有、且没有保管 人的状态所组成之群。 图式简单说明: 第1图系为一方块图用以说明在一互连环中的一蜂 巢多重处理器。 |
