| 主权项 |
1.一种用以维持同位错误检测后之资料完整性之 方法,其包含下列步骤: 响应于一检测到的同位错误阻止滙流排异动; 召唤一同位错误处理器常式以依据把该检测到之 同位错误之一来源滙流排异动视作为一错误滙流 排异动之储存的异动资讯,执行同位错误复原;以 及 若该同位错误处理器已解决该检测到的同位错误, 将一停止异动旗标重设给未暂停滙流排异动。 2.如申请专利范围第1项之方法,其中在暂停滙流排 异动之前,该方法更包含下列步骤: 检测一资料相位同位错误信号之宣告。 3.如申请专利范围第1项之方法,其中在阻止滙流排 异动之前,该方法更包含下列步骤: 检测一新的滙流排异动; 识别该新异动之一滙流排主控器; 识别该滙流排异动之一资料位址;以及 若一同位错误信号经宣告,储存该滙流排主控器和 资料位址。 4.如申请专利范围第1项之方法,其中阻止滙流排异 动包含下列步骤: 检测一同位错误信号之宣告; 当该错误滙流排异动一完成即设定一停止异动旗 标;以及 拒绝滙流排仲裁请求直到该停止异动旗标被解除 宣告。 5.如申请专利范围第1项之方法,其中召唤该同位错 误处理器之步骤包含下列步骤: 产生一中断来召唤一中断处理器常式;以及 藉该中断处理器常式,依据有关该错误滙流排异动 之该储存的异动资讯来执行该同位错误处理器常 式。 6.如申请专利范围第1项之方法,其更包含下列步骤 : (a)登录有关该错误滙流排异动之该异动资讯; (b)追踪与该等错误滙流排异动相关联之滙流排主 控器以识别有问题的硬体装置;以及 (c)当步骤(b)中判断为检册出一有问题的硬体装置 时,发布该有问题硬体装置之通知给一系统管理者 。 7.如申请专利范围第1项之方法,其更包含下列步骤 : 若该同位错误处理器常式无法解决该同位错误,发 布一硬体错误中断。 8.如申请专利范围第1项之方法,其中召唤该同位错 误处理器之步骤更包含下列步骤: (a)读取关于一以讹误位址之该储存的异动资讯; (b)读取关于一异动目标之该储存的异动; (c)依据该讹误位址重新传送资料至该异动目标;以 及 (d)若步骤(c)中该资料之重新传送不成功,则停止系 统操作。 9.如申请专利范围第1项之方法,其中该储存的异动 资讯包括该同位错误之一来源滙流排主控器、以 及具有该同位错误之讹误资料的一讹误位址。 10.一种包括储存有指令之储存装置的制造物品,该 等指令可用于规划一系统来执行包含下列步骤之 一种用以维持同位错误检测后之资料完整性之方 法: 响应于一检测到的同位错误阻止滙流排异动; 召唤一同位错误处理器常式,以依据把该检测的同 位错误之一来源滙流排异动视为一错误滙流排异 动的储存之异动资讯,来执行同位错误复原;以及 若该同位错误处理器已解决该检测到的同位错误, 将一停止异动旗标重设给未暂停滙流排异动。 11.如申请专利范围第10项之制造物品,其中阻止滙 流排异动之步骤包含下列步骤: 检测一同位错误信号之宣告;以及 一旦该检测到的同位错误之该来源滙流排异动完 成,即设定一停止异动旗标。 12.如申请专利范围第10项之制造物品,其中召唤该 同位错误处理器之步骤包含下列步骤: 产生一中断来召唤一中断处理器常式;以及 依据有关该检测到的同位错误之该来源滙流排异 动之该储存资讯,藉该中断处理器常式执行该同位 错误处理器常式。 13.如申请专利范围第10项之制造物品,其中召唤该 同位错误处理器之步骤更包含下列步骤: 判断该同位错误处理器常式是否已解决该同位错 误; 若该错误处理器已解决该检测到的同位错误,则重 设一停止异动旗标给未暂停的滙流排异动;以及 拒绝滙流排仲裁请求直到该停止异动旗标被解除 宣告为止。 14.如申请专利范围第10项之制造物品,其中召唤该 同位错误处理器之步骤更包含下列步骤: (a)读取关于一讹误位址之该储存的异动资讯; (b)读取关于一异动目标之该储存的异动资讯; (c)依据该讹误位址重新传送资料至该异动目标;以 及 (d)若步骤(c)中该资料之重新传送不成功,则停止系 统操作。 15.一种用以维持同位错误检测后之资料完整性之 方法,其包含下列步骤: (a)检测一同位错误信号之宣告; (b)登录关于该同位错误之一来源滙流排异动视为 一错误滙流排异动之异动资讯; (c)追踪与错误滙流排异动相关联之滙流排主控器, 以于与一硬体装置相关联之一错误滙流排异动计 値超出一预定错误异动计値时,识别一有问题的硬 体装置;以及 (d)当步骤(c)中判断为检测到一有问题的硬体装置 时,发布该有问题的硬体装置之通知给一系统管理 者。 16.如申请专利范围第15项之方法,其中在检测该同 位错误信号之宣告的步骤之前,该方法包含下列步 骤: 检测一新的滙流排异动; 识别该新异动之一滙流排主控器; 识别该滙流排异动之一资料位址;以及 若一同位错误信号被宣告,储存该滙流排异动及该 资料位址。 17.如申请专利范围第15项之方法,其中追踪滙流排 主控器之步骤包含: 维持与一错误滙流排异动相关联之一份滙流排主 控器列表; 当一个别滙流排主控器涉及一新的错误滙流排异 动时,更新与该个别滙流排主控器相关联之一错误 异动计値; 比较该错误异动计値与一预定错误异定计値;以及 当针对该硬体装置之一错误异动计値超过该预定 错误异动计値时,即检测出一有问题的硬体装置。 18.如申请专利范围第15项之方法,其中在检测该同 位错误信号之宣告之步骤之前,该方法包含下列步 骤: 检测一异动开始信号之宣告,以识别一新的滙流排 异动; 闩锁该新滙流排异动之一位址; 识别该新滙流排异动之一异动类型;以及 识别该滙流排异动之一完成器。 19.如申请专利范围第15项之方法,其中该登录步骤 更包含下列步骤: 读取该错误滙流排异动之一储存的位址;以及 依据该储存的位址读取装置组态暂存器,来判断该 来源滙流排异动之一完成器,作为该错误滙流排异 动之一滙流排主控器。 20.一种包括储存有指令之储存装置的制造物品,该 等指令可用于程式规划一系统来执行包含下列步 骤之一种用以维持同位错误检测后之资料完整性 之方法: (a)检测一同位错误信号之宣告; (b)登录把该同位错误之一来源滙流排异动视为一 错误滙流排异动之异动资讯; (c)追踪与错误滙流排异动相关联之滙流排主控器, 来于与一硬体装置相关联之一错误滙流排异动计 値超出一预定错误异动计値时,识别一有问题的硬 体装置;以及 (d)当步骤(c)中判断为检测到一有问题的硬体装置 时,发布该有问题的硬体装置之通知至一系统管理 者。 21.如申请专利范围第20项之制造物品,其中在检测 该同位错误信号之宣告的步骤之前,该方法包含下 列步骤: 检测一新的滙流排异动; 识别该新处理之一滙流排主控器; 识别该滙流排异动之一资料位址;以及 若一同位错误信号经宣告,则储存该滙流排异动及 该资料位址。 22.如申请专利范围第20项之制造物品,其中追踪滙 流排主控器之步骤包含下列步骤: 维持与一错误滙流排异动相关联之一份滙流排主 控器列表; 当一个别滙流排主控器涉及一新的错误滙流排异 动时,更新与该个别滙流排主控器相关联之一错误 异动计値; 比较该错误异动计値与一预定的错误异动计値;以 及 当该硬体装置之一异动错误计値超过一预定的错 误异动计値时,即检测一有问题的硬体装置。 23.如申请专利范围第20项之制造物品,其中在检测 该同位错误信号之宣告的步骤前,该方法包含下列 步骤: 检测一异动开始信号之宣告。以识别一新的滙流 排异动; 闩锁该新滙流排异动之一位址; 识别该新滙流排异动之一异动类型;以及 识别该滙流排异动之一完成器。 24.如申请专利范围第20项之制造物品,其中登录来 源资讯之步骤包含下列步骤: 读取该错误滙流排异动之一储存的位址;以及 依据该来源位址读取装置组态暂存器以判断该来 源滙流排异动之一完成器,作为该错误滙流排异动 之一滙流排主控器。 25.一种滙流排代理器,其包含: 一储存单元,用以储存包括一滙流排异动的来源之 异动资讯; 一控制器,用以响应于一检测到的同位错误阻止滙 流排异动,并召唤一同位错误处理器常式,以依据 储存在该储存单元中之该异动资讯来执行同位错 误复原,若与该硬体装置相关联之一错误滙流排异 动计値超出一预定错误异动计値。 26.如申请专利范围第25项之滙流排代理器,其中该 控制器系用以检测一同位错误信号之宣告、及用 以在该检测到之同位错误之一来源滙流排异动一 完成时即设定一停止异动旗标。 27.如申请专利范围第25项之滙流排代理器,其中该 控制器系用以产生一中断来召唤一中断处理器常 式,且该中断处理器常式系用以依据关于该检测到 的同位错误之一来源滙流排异动之储存的异动资 讯来执行该同位错误处理器常式。 28.如申请专利范围第25项之滙流排代理器,其中该 滙流排代理器为一晶片组。 29.如申请专利范围第25项之滙流排代理器,其中该 滙流排代理器系一输入/输出(I/O)控制器。 30.一种用以维持同位错误检测后之资料完整性之 系统,其包含: 一滙流排; 耦接至该滙流排之至少一个滙流排代理器;以及 耦接至滙流排之一晶片组,其包含: 耦接至该晶片组之一滙流排介面的一控制器,该控 制器用以响应于一检测到的同位错误来阻止滙流 排异动,并召唤一同位错误处理器常式以依据把该 检测到之同位错误之一来源滙流排异动视为一错 误滙流排异动的储存的异动资讯,来执行同位错误 复原,若该同位错误处理器已解决该检测到的同位 错误,该控制器可将一停止异动旗标重设给未暂停 滙流排异动。 31.如申请专利范围第30项之系统,其更包含下列步 骤: 异动捕捉逻辑装置,用以检测一异动开始信号之宣 告以识别一新的滙流排异动、闩锁该新滙流排异 动之一位址以识别该新滙流排异动之一异动类型 、识别该滙流排异动之一完成器为该滙流排异动 之一滙流排主控器、以及储存至少该位址及该滙 流排主控器作为该储存的异动资讯。 32.如申请专利范围第31项之系统,其中该异动捕捉 逻辑装置包含一输入/输出(I/O)卡。 33.如申请专利范围第30项之系统,其中该晶片组包 含一记忆体控制器。 34.如申请专利范围第30项之系统,其中该晶片组包 含一输入/输出(I/O)控制器。 图式简单说明: 第1图之方块图绘示依据一实施例,用以在同位错 误检测后维持资料一致性之一电脑系统。 第2图之方块图更进一步绘示第1图之电脑系统,依 据一实施例。 第3图之方块图更进一步绘示第1图之电脑系统,依 据一实施例。 第4图之方块图更进一步绘示第1-3图之处理捕捉卡 ,依据一实施例。 第5图之流程图绘示一种在同位错误检测后维持资 料一致性之方法,依据一实施例。 第6图之流程图绘示一种响应于一检测到的同位错 误用以阻止滙流排异动之方法,依据一实施例。 第7图之流程图用以召唤一同位错误处理器常式来 执行同位错误复原,依据一实施例。 第8图之流程图绘示一种用以召唤一同位错误处理 器常式来执行同位错误复原之方法,依据一实施例 。 第9图之流程图绘示一种用以登录错误滙流排异动 来识别有问题的硬体装置之方法,依据一实施例。 第10图之流程图绘示一种用于识别错误滙流排异 动之方法,依据一实施例。 第11图之流程图绘示一种用于识别错误滙流排异 动之方法,依据一实施例。 第12图之流程图绘示一种用于追踪与错误滙流排 异动有关之滙流排主控器来识别有问题的硬体装 置之方法,依据一实施例。 第13图之方块图绘示利用所揭示之技术用于一设 计之模拟、仿效、及制造之种种设计样式或格式 。 |
