| 主权项 |
1.一种相变化记忆体元件,包括: 一电极; 一相变化层,和该电极交错,其中该电极和该相变 化层在交错处接触;及 一电晶体,包括一源极和一汲极,其中该电晶体之 汲极电性连接该电极或该相变化层。 2.如申请专利范围第1项所述之相变化记忆体元件, 其中该电极系为一长条状电极,且该相变化层系为 一长条状相变化层。 3.如申请专利范围第2项所述之相变化记忆体元件, 其中该长条状电极和该长条状相变化层重叠接触 之面积大体上不随着该长条状相变化层和该长条 状电极接触之位置改变。 4.如申请专利范围第2项所述之相变化记忆体元件, 其中该长条状电极系位于该长条状相变化层下方, 且该电晶体之汲极电性连接该长条状电极。 5.如申请专利范围第2项所述之相变化记忆体元件, 其中该长条状电极系位于该长条状相变化层上方, 且该电晶体之汲极电性连接该长条状相变化层。 6.如申请专利范围第4项所述之相变化记忆体元件, 尚包括一上电极,连接该长条状相变化层。 7.如申请专利范围第2项所述之相变化记忆体元件, 其中该长条状相变化层系由可稳定作复数次之固 态相态转换之材料所组成。 8.如申请专利范围第7项所述之相变化记忆体元件, 其中该长条状相变化层系由择自下列族群:III族、 IV族、V族、VI族、Sb、Te或其组合之材料所组成。 9.如申请专利范围第8项所述之相变化记忆体元件, 其中该长条状电极系由稀土或过渡金属元素,或稀 土或过渡金属元素之氮化物、稀土或过渡金属元 素之碳化物所组成。 10.一种相变化记忆体元件之制造方法,包括: 提供一基底,包括一电晶体之源极或汲极形成于其 中; 形成一底层介电层,及位于该底层介电层中之插塞 于该基底上,其中该插塞电性连接该源极或该汲极 ; 形成一第一介电层,及位于该第一介电层中之电极 于该底层介电层和该插塞上; 形成一第二介电层,及位于该第二介电层中之相变 化层于该第一介电层和该电极上,其中该相变化层 和该电极交错,且该电极和该相变化层在交错处接 触;及 形成一上电极,电性连接该相变化层。 11.如申请专利范围第10项所述之相变化记忆体元 件之制造方法,其中该电极系为一长条状电极,且 该相变化层系为一长条状相变化层。 12.如申请专利范围第11项所述之相变化记忆体元 件之制造方法,其中该长条状电极和该长条状相变 化层重叠接触之面积大体上不随着该长条状相变 化层和该长条状电极接触之位置改变。 13.如申请专利范围第11项所述之相变化记忆体元 件之制造方法,其中形成一第一介电层,及位于该 第一介电层中之长条状电极于该底层介电层和该 插塞上之步骤包括: 形成一金属层于该底层介电层和该插塞上; 图形化该金属层,以形成一长条状电极; 沉积一第一介电层于该长条状电极和该底层介电 层上;及 研磨该第一介电层,暴露该长条状电极。 14.如申请专利范围第13项所述之相变化记忆体元 件之制造方法,其中图形化该金属层,以形成一长 条状电极之步骤包括: 形成一图案化光阻于该金属层上,其中该图案化光 阻系为一长条形; 对该图案化光阻进行一光阻消减法,缩减该图案化 光阻之宽度; 以该图案化光阻为罩幕,蚀刻该金属层,以形成长 条状电极。 15.如申请专利范围第13项所述之相变化记忆体元 件之制造方法,其中研磨该第一介电层,暴露该长 条状电极之步骤系使该长条状电极凹陷(dishing)至 低于该第一介电层表面,因此形成于该长条状电极 上之长条状相变化层在沿长度方向局限于该长条 状电极上。 16.如申请专利范围第11项所述之相变化记忆体元 件之制造方法,其中形成一位于一第二介电层中之 长条状相变化层于该第一介电层和该长条状电极 上之步骤包括: 沉积一相变化层于该第一介电层和该长条状电极 上; 图形化该相变化层,以形成长条状相变化层; 沉积一第二介电层于该长条状相变化层和该第一 介电层上;及 研磨该第二介电层,暴露该长条状相变化层。 17.如申请专利范围第16项所述之相变化记忆体元 件之制造方法,其中图形化该相变化层,以形成长 条状相变化层之步骤包括: 形成一图案化光阻于该相变化层上,其中该图案化 光阻系为一和该长条状电极交错之长条形; 以该图案化光阻为罩幕,蚀刻该相变化层,以形成 长条状相变化层,且同时过度蚀刻该长条状电极, 使位于该长条状相变化层两侧之部分该长条状电 极产生凹陷部,因此,该长条形电极在沿长度方向 局限于该长条状相变化层。 18.如申请专利范围第16项所述之相变化记忆体元 件之制造方法,其中图形化该相变化层,以形成长 条状相变化层之步骤包括: 形成一图案化光阻于该相变化层上,其中该图案化 光阻系为一和该长条状电极交错之长条形; 对该图案化光阻进行一光阻消减法,缩减该图案化 光阻之宽度; 以该图案化光阻为罩幕,蚀刻该相变化层,以形成 长条状相变化层。 19.如申请专利范围第11项所述之相变化记忆体元 件之制造方法,其中形成一第一介电层,及位于该 第一介电层中之长条状电极于该底层介电层和该 插塞上,及形成一第二介电层,及位于该第二介电 层中之长条状相变化层于该第一介电层和该长条 状电极上之步骤包括: 形成一金属层于该底层介电层和该插塞上; 图形化该金属层,以形成一长条状电极; 沉积一第一介电层于该长条状电极和该底层介电 层上; 研磨该第一介电层,暴露该长条状电极,并使该长 条状电极凹陷至表面低于该第一介电层(dishing); 沉积一相变化层于该第一介电层和该长条状电极 上; 形成一图案化光阻于该相变化层上,其中该图案化 光阻系为一和该长条状电极交错之长条形;及 以该图案化光阻为罩幕,蚀刻该相变化层,以形成 长条状相变化层,且同时过度蚀刻长条状电极,使 位于该长条状相变化层两侧之部分该长条状电极 产生凹陷部。 20.一种相变化记忆体元件,包括: 一电极; 一相变化层,和该电极交错,其中该电极和该相变 化层在交错处接触,且该相变化层在长度方向局限 于该电极;及 一电晶体,包括一源极和一汲极,其中该电晶体电 性连接该电极或该相变化层。 21.如申请专利范围第20项所述之相变化记忆体元 件,其中该电极系为长条状,且该相变化层系为长 条状。 22.一种相变化记忆体元件,包括: 一电极; 一相变化层,和该电极交错,其中该电极和该相变 化层在交错处接触,且该电极在长度方向局限于该 相变化层;及 一电晶体,包括一源极和一汲极,其中该电晶体电 性连接该电极或该相变化层。 23.如申请专利范围第22项所述之相变化记忆体元 件,其中该电极系为长条状,且该相变化层系为长 条状。 图式简单说明: 第1A图绘示习知T型结构之相变化记忆体。 第1B图绘示习知局限型结构(confined structure)相变化 记忆胞之剖面图。 第2A图~9A图系绘示本发明一实施例相变化记忆体 之制造流程之平面图。 第2B图~9B图系绘示第2A图~9A图沿I-I'剖面线之剖面 图。 第2C图~9C图系绘示第2A图~9A图沿II-II'剖面线之剖面 图。 第10图系绘示本发明一实施例相变化记忆体元件 之立体图。 第11图系绘示本发明另一实施例相变化记忆体元 件之立体图。 第12图系绘示本发明一实施例相变化记忆体中间 制程剖面图。 第13图系绘示本发明又另一实施例相变化记忆体 元件之立体图。 第14图系绘示本发明另一实施例相变化记忆体中 间制程剖面图。 第15图系绘示本发明又另一实施例相变化记忆体 元件之立体图。 |
