| 摘要 |
一种晶片封装结构,其主要包括一封装基板、一透明盖板、一胶框以及一晶片。透明盖板系与封装基板平行,而胶框系位于封装基板与透明盖板之间,并沿封装基板与透明盖板之边缘配置,以与封装基板以及透明盖板形成一封闭空间。其中,胶框系与封装基板以及透明盖板之边缘切齐。此外,晶片系配置于封闭空间内,并电性连接至封装基板。本发明更提出一种可应用于制作此晶片封装结构之阵列封装基板,其具有一承载表面,其中承载表面上设有多个切割道,用以将阵列封装基板划分为多个封装基板单元,且各切割道上覆盖有一间隙胶条。 |
| 主权项 |
1.一种阵列封装基板,具有一承载表面,其中该承载 表面上设有多数个切割道,用以将该阵列封装基板 划分为多数个封装基板单元,各该切割道上覆盖有 一间隙胶条,且该些间隙胶条构成一网格状图案。 2.如申请专利范围第1项所述之阵列封装基板,其包 括: 一叠合层,包括至少一介电层及多数个线路层,其 中该介电层系位于任二相邻之该些线路层之间;以 及 一焊罩层,配置于该叠合层上,用以提供该承载表 面。 3.如申请专利范围第1项所述之阵列封装基板,其中 该些间隙胶条之材质包括紫外光硬化胶(UV glue)或 高分子聚合物(polymer)。 4.一种阵列封装结构,包括: 一阵列封装基板,具有一承载表面,其中该承载表 面上设有多个切割道,用以将该阵列封装基板划分 为多个封装基板单元; 多个晶片,分别配置于该些封装基板单元上,并电 性连接至所对应的封装基板单元; 一透明盖板,配置于该阵列封装基板上方;以及 多个间隙胶条,覆盖该些切割道而构成一网格状图 案,且该些间隙胶条连接于该透明盖板与该阵列封 装基板之间,以密封各该晶片。 5.如申请专利范围第4项所述之阵列封装结构,其中 该阵列封装基板包括: 一叠合层,包括至少一介电层及多个线路层,其中 该介电层系位于任二相邻之该些线路层之间;以及 一焊罩层,配置于该叠合层上,用以提供该承载表 面。 6.如申请专利范围第4项所述之阵列封装结构,其中 该些间隙胶条之材质包括紫外光硬化胶或高分子 聚合物。 7.如申请专利范围第4项所述之阵列封装结构,更包 括多条导线,其中各该晶片系藉由所对应的导线电 性连接至所对应的封装基板单元。 8.如申请专利范围第4项所述之阵列封装结构,更包 括多个凸块,其中各该晶片系藉由所对应的凸块电 性连接至所对应的封装基板单元。 9.如申请专利范围第4项所述之阵列封装结构,其中 该透明盖板之材质包括玻璃。 图式简单说明: 图1绘示为习知之一种感光型晶片封装结构的示意 图。 图2绘示为制作图1之晶片封装结构的示意图。 图3绘示为本发明之较佳实施例之一种晶片封装结 构的示意图。 图4绘示为本发明之较佳实施例之一种阵列封装基 板的示意图。 图5绘示为应用上述之阵列封装基板302所进行之晶 片封装制程的示意图。 |
