多时钟域系统复位电路

摘要

本发明公开了一种多时钟域系统复位电路，包括信号延迟部件；双输入单输出的与门1；异步复位类型的主控制时钟域触发器1、异步复位类型的主控制时钟域触发器2；异步复位类型的副控制时钟域触发器1、异步复位类型的副控制时钟域触发器2；异步复位类型的被控制时钟域触发器1、异步复位类型的被控制时钟域触发器2；采用本发明所述的电路，系统对外部复位信号的毛刺不敏感，不会呈亚稳态，系统正常复位；系统中数据通路的传输路径可以比较长；触发器输出不会出现不确定值；不同时钟域的复位顺序化功能消除多时钟域系统复位时的数据传输紊乱，复位阶段数据传输的正确性由复位电路保证，模块电路设计者只需考虑正常工作时数据传输的正确性而不必关心如何保证复位阶段的数据传输正确性。

主权项

1.一种多时钟域系统复位电路，其特征在于，包括：信号延迟部件；双输入单输出的与门；异步复位类型的第一主控制时钟域触发器、异步复位类型的第二主控制时钟域触发器；异步复位类型的第一副控制时钟域触发器、异步复位类型的第二副控制时钟域触发器；异步复位类型的第一被控制时钟域触发器、异步复位类型的第二被控制时钟域触发器；信号延迟部件的输入连接外部复位信号；与门的一个输入端连接外部复位信号，另一个输入端连接信号延迟部件的输出端；第一被控制时钟域触发器的时钟端连接被控制时钟信号，信号输入端连接高电平，异步复位端连接与门的输出端；第二被控制时钟域触发器的时钟端连接被控制时钟信号，信号输入端连接第一被控制时钟域触发器的输出端，异步复位端连接与门的输出端，信号输出端所输出的信号作为电路的被控制时钟域复位信号；第一副控制时钟域触发器的时钟端连接副控制时钟信号，信号输入端连接被控制时钟域复位信号，异步复位端连接与门的输出端；第二副控制时钟域触发器的时钟端连接副控制时钟信号，信号输入端连接第一副控制时钟域触发器的输出端，异步复位端连接与门的输出端，信号输出端所输出的信号作为电路的副控制时钟域复位信号；第一主控制时钟域触发器的时钟端连接主控制时钟信号，信号输入端连接副控制时钟域复位信号，异步复位端连接与门的输出端；第二主控制时钟域触发器的时钟端连接主控制时钟信号，信号输入端连接第一主控制时钟域触发器的输出端，异步复位端连接与门的输出端，信号输出端所输出的信号作为电路的主控制时钟域复位信号。