半导体存储器

摘要

本发明的多个存储单元阵列、地址缓冲器、地址译码器，放大器，启动电路和输出电路分别形成在同一半导体芯片上；连接在远离所述输出电路的存储单元阵列上的地址译码器与所述地址缓冲器间连线的长度短于连接在靠近所述输出电路的存储单元阵列上的地址译码器与所述地址缓冲器间连线的长度。

主权项

1.半导体存储器，包括：多个存储单元阵列；用于输出地址数据的地址缓冲器；地址译码器，分别与所述的多个存储单元阵列相连接，根据所述地址数据选通所述存储单元阵列中的存储单元并读出存储在其中的数据；放大器，分别将所述数据放大并输出所放大的数据作为输出数据结果；启动电路，输出启动信号用于启动所述放大器；延时电路，延时所述启动信号；和输出电路，将所述输出数据输出到外部电路；其中所述多个存储单元阵列、所述地址缓冲器、所述地址译码器、所述放大器、所述启动电路和所述输出电路都形成在同一半导体芯片上；连接在远离所述输出电路的存储单元阵列上的地址译码器与所述地址缓冲器间连线的长度短于连接在靠近所述输出电路的存储单元阵列上的地址译码器与所述地址缓冲器间连线的长度；所述地址缓冲器位于所述半导体芯片的右侧；所述延时电路插入在所述放大器和所述启动电路之间，以改变所述放大器的启动时刻。