| 发明名称 | 半导体集成电路 | ||
| 摘要 | 本发明提供一种半导体集成电路，设置由高耐压的NMOS(T4)组成的传输门(54)和上拉电阻(55)。传输门(54)的输入端与高电压施加端子(50)连接，传输门(54)的输出端通过输入电阻(51)与CMOS反相器(52)连接。上拉电阻(55)的一端连接传输门(54)的输出端，上拉电阻(55)的另一端被施加电源电压VDD(5V)。传输门(54)使输入的高电压VX(VX＞VDD)下降到VDD－Vt1’。上拉电阻(55)使传输门(54)的输出端的电压偏置成VDD，使通过传输门(54)下降的输出端的电压上升到大约VDD。从而，在半导体集成电路中设置高电压施加端子而不会使制造工时、制造成本增加。 | ||
| 申请公布号 | CN101192824A | 申请公布日期 | 2008.06.04 |
| 申请号 | CN200710194022.6 | 申请日期 | 2007.11.26 |
| 申请人 | 三洋电机株式会社;三洋半导体株式会社 | 发明人 | 高桥秀一 |
| 分类号 | H03K19/003(2006.01);H03K19/0948(2006.01);H03K19/0185(2006.01);H03K19/20(2006.01) | 主分类号 | H03K19/003(2006.01) |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 李香兰 |
| 主权项 | 1.一种半导体集成电路，其特征在于，具备：高电压施加端子，其被施加电源电压以上的正的高电压；传输门，其输入端与上述高电压施加端子连接，并且在栅极施加电源电压，由能承受上述高电压的高耐压的N沟道型MOS晶体管组成；输入缓冲器，其包括将栅极与上述传输门的输出端连接的MOS晶体管；和上拉元件，其与上述传输门的输出端连接，将输出端偏置成电源电压。 | ||
| 地址 | 日本国大阪府守口市京阪本通2丁目5番5号 | ||