片上系统与应用于其中的测试/除错方法

摘要

本发明公开一种片上系统与应用于其中的测试/除错方法。该片上系统包含：JTAG控制器，通过存取测试端口与外部装置进行信号连接，用以接收测试/除错信号，并响应测试/除错信号而发出控制信号；以及寄存器装置，在该JTAG控制器与嵌入式内存之间信号连接，用以储存测试/除错信号所载有的存取嵌入式内存所需的信息。从该嵌入式内存中所读取出的数据，经由该存取测试端口从该寄存器装置传送至该外部装置中进行分析。正确的数据经由该存取测试端口从该外部装置写入到该寄存器装置中，接着从该寄存器装置转移至该嵌入式内存中，用以复原错误数据。本发明有效地减少对芯片进行除错的时间以及软件开发的时间，进而减少产品制造的时间。

主权项

1.一种内建测试/除错电路的片上系统，包含有：嵌入式内存；联合测试行动组控制器，包含存取测试端口以与外部装置进行信号连接，用以接收来自该外部装置在测试/除错模式下所发出的测试/除错信号，并响应该测试/除错信号而发出控制信号；联合测试行动组可存取移位寄存器，与该联合测试行动组控制器进行信号连接，用以储存该测试/除错信号所载有的存取该嵌入式内存所需的信息；以及内存存取数据寄存器，与该嵌入式内存、该联合测试行动组可存取移位寄存器及该联合测试行动组控制器进行信号连接，用以储存该嵌入式内存或该联合测试行动组可存取移位寄存器转移过来的信息，进而让该片上系统响应该控制信号使与该信息相关的数据通过该存取测试端口在该嵌入式内存与该外部装置之间转移。