| 主权项 |
1.一种用于对半导体记忆装置中内含的复数个记 忆库中每一者个别实行更新作业之更新电路,其包 括: 一个别记忆库计数器,用以根据一更新脉冲信号与 一个别记忆库命令来产生一更新记忆库位址; 一个别记忆库多工器,用以响应该个别记忆库命令 来选择性输出该更新记忆库位址与一资料存取记 忆库位址中其中一者;以及 一内部命令状态机,用以响应该更新脉冲信号与该 个别记忆库命令来产生一更新命令。 2.如请求项1之更新电路,其中该资料存取记忆库位 址系由该半导体记忆装置的外部输入。 3.如请求项2之更新电路,其中该更新命令包含一主 动信号与一预充电信号。 4.如请求项3之更新电路,其进一步包括一个别记忆 库锁定单元,用以产生一禁止信号,以便在实施该 更新命令时用来避免实施另一命令。 5.如请求项4之更新电路,其中该个别记忆库计数器 会将复数个该等更新记忆库位址中其中一者设为 最上方位元信号。 6.如请求项4之更新电路,其中该个别记忆库计数器 会将复数个该等更新记忆库位址中其中一者设为 最下方位元。 7.如请求项4之更新电路,其中该个别记忆库锁定单 元包含: 一第一NAND闸,用以接收该更新脉冲信号与该个别 记忆库命令; 一第二NAND闸,用以接收该第一NAND闸的输出; 一脉冲产生器,用以藉由延迟该第二NAND闸之输出 以产生一脉冲信号;以及 一第三NAND闸,用以接收该第二NAND闸的输出、一电 源开启信号、以及该脉冲产生器的输出,其中该第 三NAND闸的输出会被输入至该第二NAND闸。 8.一种更新方法,用于对半导体记忆装置中内含的 复数个记忆库中一选定的记忆库来施行更新作业, 其步骤如下: 根据一更新脉冲信号与一个别记忆库命令来产生 一更新记忆库位址; 响应该个别记忆库命令来选择性输出该更新记忆 库位址与一资料存取记忆库位址中其中一者;以及 响应该更新脉冲信号与该个别记忆库命令来产生 一更新命令。 9.如请求项8之更新方法,其中用于产生该更新命令 的步骤包含根据该更新命令来输出一主动信号与 一预充电信号其中一者的步骤。 10.如请求项9之更新方法,其进一步包括下面步骤: 依据该更新脉冲信号与该个别记忆库命令来产生 一禁止信号,用以在实施该更新命令时用来避免实 施另一命令。 11.如请求项10之更新方法,其中用于产生该更新记 忆库位址的步骤进一步包括将复数个该等更新记 忆库位址中其中一者设为最上方位元信号的步骤 。 12.如请求项10之更新方法,其中用于产生该更新记 忆库位址的步骤进一步包括将复数个该等更新记 忆库位址中其中一者设为最下方位元信号的步骤 。 图式简单说明: 图1为根据本发明一较佳具体实施例之更新电路的 方块图,用于对半导体记忆装置中内含的记忆库个 别施行更新作业; 图2为一计数器的运作时序图; 图3为图1中所示之个别记忆库锁定单元的概略电 路图; 图4为图3中所示之个别记忆库锁定单元的运作时 序图; 图5为图1中所示之内部命令状态机的概略电路图; 以及 图6A至6C为根据一运作模式之运作时序图。 |
