| 主权项 |
1.一种PCI-E介面除错卡,适用于一PCI-E插槽,包括: 一插卡部,用以插置于该PCI-E插槽; 一低接脚数接脚组,设置于该插卡部上,包括: 一重置接脚; 一时脉接脚;以及 复数资料讯号接脚,其中当该插卡部插置于该PCI-E 插槽时,该些资料讯号接脚、该重置接脚以及该时 脉接脚系分别对应于该PCI-E插槽之保留脚位; 一电源接脚,位于该插卡部上,对应于该PCI-E插槽之 一电源脚位,该电源接脚系电性连接至一电源; 一接地接脚,位于该插卡部上,对应于该PCI-E插槽之 一接地脚位,该接地接脚系电性连接至接地; 一解码器,用以将来自该低接脚数接脚组之一测试 资料解码为一讯息代码;以及 一显示单元,用以显示该讯息代码。 2.如申请专利范围第1项所述之PCI-E介面除错卡,更 包括一电源显示装置,电性连接至该电源接脚,用 以提供一电源供应讯息。 3.如申请专利范围第1项所述之PCI-E介面除错卡,其 中该显示单元为一七段显示器。 4.如申请专利范围第1项所述之PCI-E介面除错卡,其 中该显示单元为一发光二极体。 5.如申请专利范围第1项所述之PCI-E介面除错卡,其 中该些资料讯号接脚之数量为五个。 6.如申请专利范围第1项所述之PCI-E介面除错卡,其 中该些资料讯号接脚与该重置接脚系位于该插卡 部之一底面,而该时脉接脚系位于该插卡部之一顶 面。 7.一种Mini PCI-E介面除错卡,适用于一Mini PCI-E插槽, 包括: 一电路板,符合一Mini PCI-E尺寸规格,用以插置于该 Mini PCI-E插槽; 一低接脚数接脚组,配置于该电路板上,包括 一重置接脚; 一时脉接脚;以及 复数资料讯号接脚,其中当该电路板插置于该Mini PCI-E插槽时,该些资料讯号接脚、该重置接脚以及 该时脉接脚系分别对应于该Mini PCI-E插槽之保留脚 位; 一电源接脚,位于该电路板上,且对应于该Mini PCI-E 插槽之一电源脚位,该电源接脚系电性连接至一电 源; 一接地接脚,位于该电路板上,且对应于该Mini PCI-E 插槽之一接地脚位,该接地接脚系电性连接至接地 ; 一解码器,用以将来自该低脚数接脚组之一测试资 料解码为一讯息代码;以及 一显示单元,用以显示该讯息代码。 8.如申请专利范围第7项所述之Mini PCI-E介面除错卡 ,更包括一电源显示装置,电性连接至该电源接脚, 用以提供一电源供应讯息。 9.如申请专利范围第7项所述之Mini PCI-E介面除错卡 ,其中该显示单元为一七段显示器。 10.如申请专利范围第7项所述之Mini PCI-E介面除错 卡,其中该显示单元为一发光二极体。 11.如申请专利范围第7项所述之Mini PCI-E介面除错 卡,其中该些资料讯号接脚之数量为五个。 12.如申请专利范围第7项所述之Mini PCI-E介面除错 卡,其中该些资料讯号接脚与该重置接脚系位于该 电路板之一底面,而该时脉接脚系位于该电路板之 一顶面。 图式简单说明: 第1图系绘示依照本发明之一较佳实施例的PCI-E介 面除错卡之外观示意图; 第2A图系绘示依照本发明之一较佳实施例的PCI-E介 面除错卡中的除错卡底面之接脚配置图;以及 第2B图系绘示依照本发明之一较佳实施例的PCI-E介 面除错卡中的除错卡顶面之接脚配置图。 |
