| 主权项 |
1.一半导体元件,其包含有: 一底材;与 与该底材相邻接的至少一MOSFET,其包含有 一超晶格通道,包含有复数个堆叠的层群组;以及 与该超晶格通道侧向相邻接的源极与汲极区,及叠 覆于该超晶格通道上且可导致电荷载体于平行于 堆叠的层群组的方向上传输通过该超晶格通道的 一闸极; 该超晶格通道的每一个层群组各包含有界定了一 个基底半导体部份的复数个的堆叠基底半导体单 层,以及其上之一能带修改层; 该能带修改层包含有限定于相邻基底半导体部份 的一晶体晶格内的至少一个非半导体单层,其中该 至少一非半导体单层内非半导体原子的所有可能 位置,并非全被非半导体原子所占满,以使该超晶 格通道在平行方向上具有比无此构造存在时为高 的电荷载体迁移率。 2.如申请专利范围1项之半导体元件,其中该超晶格 通道之中具有一共同能带构造。 3.如申请专利范围1项之半导体元件,其中使该超晶 格通道在平行方向上具有比无此构造存在时为高 的电荷载体迁移率,其电荷载体包含电子及电洞两 者其中之一。 4.如申请专利范围1项之半导体元件,其中该基底半 导体部份包含有矽。 5.如申请专利范围1项之半导体元件,其中能带修改 层包含有氧。 6.如申请专利范围1项之半导体元件,其中能带修改 层系为单一单层的厚度。 7.如申请专利范围1项之半导体元件,其中基底半导 体部份为小于八个单层的厚度。 8.如申请专利范围1项之半导体元件,其中基底半导 体部份为二至六个单层的厚度。 9.如申请专利范围1项之半导体元件,其中该超晶格 通道更具有一实质直接能带间隙。 10.如申请专利范围1项之半导体元件,其中该超晶 格通道在最顶端的层群组之上更包含有一基底半 导体盖层。 11.如申请专利范围10项之半导体元件,其中该闸极 包含有一闸电极层,与该闸电极层及该基底半导体 盖层之间的一闸介电质层。 12.如申请专利范围1项之半导体元件,其中基底半 导体部份为相同数目单层之厚度。 13.如申请专利范围1项之半导体元件,其中该基底 半导体部份之中的至少某些系为不同数目单层之 厚度。 14.如申请专利范围1项之半导体元件,其中基底半 导体部份为不同数目单层之厚度。 15.如申请专利范围1项之半导体元件,其中非半导 体单层在下一层沉积期间具有热稳定性。 16.如申请专利范围1项之半导体元件,其中基底半 导体部份包含有由IV族半导体,III-V族半导体,及II- VI族半导体所构成之群组中选定的一基底半导体 。 17.如申请专利范围1项之半导体元件,其中能带修 改层包含有由氧,氮,氟及碳-氧所构成之群组中选 定的一非半导体。 18.如申请专利范围1项之半导体元件,其中于平行 于堆叠的层群组的方向上传输通过该超晶格通道 的电荷载体比无该结构时为较高的电荷载体迁移 率,系为在平行方向之中电荷载体的较低导电性等 效质量所导致之结果。 19.如申请专利范围18项之半导体元件,其中较低之 导电性等效质量系比无该结构时的导电性等效质 量之三分之二为低。 20.如申请专利范围1项之半导体元件,其中该超晶 格通道内更包含有至少一种导电性掺杂物。 21.一半导体元件,其包含有: 一底材;与 与该底材相邻接的至少一MOSFET,其包含有 一超晶格通道,包含有复数个堆叠的层群组;以及 与该超晶格通道侧向相邻接的源极与汲极区,及叠 覆于该超晶格通道上且可导致电荷载体于平行于 堆叠的层群组的方向上传输通过该超晶格通道的 一闸极; 该超晶格通道的每一个层群组各包含有界定了一 个矽部份的复数个的堆叠矽原子层,以及其上之一 能带修改层; 该能带修改层包含有限定于相邻矽部份的一晶体 晶格内的至少一个氧原子层,其中该至少一氧单层 内氧原子的所有可能位置,并非全被氧原子所占满 ,以使该超晶格通道在平行方向上具有比无此构造 存在时为高的电荷载体迁移率。 22.如申请专利范围21项之半导体元件,其中该超晶 格通道之中具有一共同能带构造。 23.如申请专利范围21项之半导体元件,其中于平行 于堆叠的层群组的方向上传输通过该超晶格通道 的,具较高迁移率之电荷载体包含电子及电洞两者 其中之一。 24.如申请专利范围21项之半导体元件,其中能带修 改层系为单一原子层的厚度。 25.如申请专利范围21项之半导体元件,其中矽部份 为小于八个原子层的厚度。 26.如申请专利范围21项之半导体元件,其中矽部份 为二至六个原子层的厚度。 27.如申请专利范围21项之半导体元件,其中该超晶 格通道更具有一实质直接能带间隙。 28.如申请专利范围21项之半导体元件,其中该超晶 格通道在最顶端的层群组之上更包含有一矽盖层 。 29.如申请专利范围28项之半导体元件,其中该闸极 包含有一闸电极层,与该闸电极层及该基底半导体 盖层之间的一闸介电质层。 30.如申请专利范围21项之半导体元件,其中该些矽 部份为相同数目原子层之厚度。 31.如申请专利范围21项之半导体元件,其中该些矽 部份之中的至少某些系为不同数目原子层之厚度 。 32.如申请专利范围21项之半导体元件,其中该些矽 部份为不同数目原子层之厚度。 33.如申请专利范围21项之半导体元件,其中比无该 结构时为较高的电荷载体迁移率,系为在平行方向 之中电荷载体的较低导电性等效质量所导致之结 果。 34.如申请专利范围21项之半导体元件,其中该超晶 格通道内更包含有至少一种导电性掺杂物。 35.一半导体元件,其包含有: 一底材;与 与该底材相邻接的至少一MOSFET,其包含有 一超晶格通道,包含有复数个堆叠的层群组;以及 与该超晶格通道侧向相邻接的源极与汲极区,及叠 覆于该超晶格通道上且可导致电荷载体于平行于 堆叠的层群组的方向上传输通过该超晶格通道的 一闸极; 该超晶格通道的每一个层群组各包含有界定了一 个基底半导体部份的少于八层的堆叠基底半导体 单层,以及其上之一能带修改层; 该能带修改层包含有限定于相邻基底半导体部份 的一晶体晶格内的单一非半导体单层,其中该至少 一非半导体单层内非半导体原子的所有可能位置, 并非全被非半导体原子所占满,以使该超晶格通道 在平行方向上具有比无此构造存在时为高的电荷 载体迁移率。 36.如申请专利范围35项之半导体元件,其中该超晶 格通道之中具有一共同能带构造。 37.如申请专利范围35项之半导体元件,其中于平行 于堆叠的层群组的方向上传输通过该超晶格通道 的,具较高迁移率之电荷载体包含电子及电洞两者 其中之一。 38.如申请专利范围35项之半导体元件,其中该超晶 格通道更具有一实质直接能带间隙。 39.如申请专利范围35项之半导体元件,其中该超晶 格通道在最顶端的层群组之上更包含有一基底半 导体盖层。 40.如申请专利范围39项之半导体元件,其中该闸极 包含有一闸电极层,与该闸电极层及该基底半导体 盖层之间的一闸介电质层。 41.如申请专利范围35项之半导体元件,其中该基底 半导体部份为相同数目单层之厚度。 42.如申请专利范围35项之半导体元件,其中该基底 半导体部份之中的至少某些系为不同数目单层之 厚度。 43.如申请专利范围35项之半导体元件,其中该基底 半导体部份为不同数目单层之厚度。 44.如申请专利范围35项之半导体元件,其中使该超 晶格通道在平行方向上具有比无此构造存在时为 高的电荷载体迁移率,系为在平行方向之中电荷载 体的较低导电性等效质量所导致之结果。 45.如申请专利范围35项之半导体元件,其中该超晶 格通道内更包含有至少一种导电性掺杂物。 46.一半导体元件,其包含有: 一底材;与 与该底材相邻接的至少一MOSFET,其包含有 一超晶格通道,包含有复数个堆叠的层群组;以及 与该超晶格通道侧向相邻接的源极与汲极区,及叠 覆于该超晶格通道上且可导致电荷载体于平行于 堆叠的层群组的方向上传输通过该超晶格通道的 一闸极; 该超晶格通道的每一个层群组各包含有界定了一 个矽部份的少于八层的堆叠矽原子层,以及其上之 一能带修改层; 该能带修改层包含有限定于相邻矽部份的一晶体 晶格内的一单一氧原子层,其中该至少一氧单层内 氧原子的所有可能位置,并非全被氧原子所占满。 47.如申请专利范围46项之半导体元件,其中该超晶 格在最顶端的层群组之上更包含有一基底半导体 盖层。 48.如申请专利范围47项之半导体元件,其中该闸极 包含有一闸电极层,与该闸电极层及该基底半导体 盖层之间的一闸介电质层。 49.如申请专利范围46项之半导体元件,其中该些基 底半导体部份为相同数目原子层之厚度。 50.如申请专利范围46项之半导体元件,其中该些基 底半导体部份之中的至少某些系为不同数目原子 层之厚度。 51.如申请专利范围46项之半导体元件,其中该些基 底半导体部份为不同数目原子层之厚度。 52.如申请专利范围46项之半导体元件,其中该超晶 格内更包含有至少一种导电性掺杂物。 53.一半导体元件,其包含有: 一底材;与 与该底材相邻接的至少一MOSFET,其包含有 一超晶格通道,包含有复数个堆叠的层群组;以及 与该超晶格通道侧向相邻接的源极与汲极区,及叠 覆于该超晶格通道上且可导致电荷载体于平行于 堆叠的层群组的方向上传输通过该超晶格通道的 一闸极; 该超晶格通道的每一个层群组各包含有界定了一 个基底半导体部份的复数个的堆叠基底半导体单 层,以及其上之一能带修改层; 该能带修改层包含有限定于相邻基底半导体部份 的一晶体晶格内的至少一个非半导体单层,其中该 至少一非半导体单层内非半导体原子的所有可能 位置,并非全被非半导体原子所占满,以使该超晶 格通道在平行方向上具有比无此构造存在时为低 的电荷载体导电性等效质量。 54.如申请专利范围53项之半导体元件,其中该超晶 格通道之中具有一共同能带构造。 55.如申请专利范围53项之半导体元件,其中使该超 晶格通道在平行方向上具有比无此构造存在时为 高的电荷载体迁移率,其电荷载体包含电子及电洞 两者其中之一。 56.如申请专利范围53项之半导体元件,其中基底半 导体部份包含有矽。 57.如申请专利范围53项之半导体元件,其中能带修 改层包含有氧。 58.如申请专利范围53之半导体元件,其中能带修改 层系为单一单层的厚度。 59.如申请专利范围53项之半导体元件,其中基底半 导体部份为小于八个单层的厚度。 60.如申请专利范围53项之半导体元件,其中基底半 导体部份为二至六个单层的厚度。 61.如申请专利范围53项之半导体元件,其中该超晶 格通道更具有一实质直接能带间隙。 62.如申请专利范围53项之半导体元件,其中该超晶 格通道在最顶端的层群组之上更包含有一基底半 导体盖层。 63.如申请专利范围62项之半导体元件,其中该闸极 包含有一闸电极层,与该闸电极层及该基底半导体 盖层之间的一闸介电质层。 64.如申请专利范围53项之半导体元件,其中该基底 半导体部份为相同数目单层之厚度。 65.如申请专利范围53项之半导体元件,其中该基底 半导体部份之中的至少某些系为不同数目单层之 厚度。 66.如申请专利范围53项之半导体元件,其中该基底 半导体部份为不同数目单层之厚度。 67.如申请专利范围53项之半导体元件,其中非半导 体单层在下一层沉积期间具有热稳定性。 68.如申请专利范围53项之半导体元件,其中基底半 导体部份包含有由IV族半导体,III-V族半导体,及II- VI族半导体所构成之群组中选定的一基底半导体 。 69.如申请专利范围53项之半导体元件,其中能带修 改层包含有由氧,氮,氟及碳-氧所构成之群组中选 定的一非半导体。 70.如申请专利范围53项之半导体元件,其中于平行 于堆叠的层群组的方向上传输通过该超晶格通道 的电荷载体其较低之导电性等效质量系比无该结 构时的导电性等效质量之三分之二为低。 71.如申请专利范围53项之半导体元件,其中该超晶 格通道内更包含有至少一种导电性掺杂物。 图式简单说明: 图1之示意图显示依据本发明一半导体元件之横截 面图。 图2之示意图为图1之超晶格之大比例放大横截面 图。 图3之立体图显示图1中超晶格之一部份之原子结 构。 图4之示意图为图1之超晶格另一实施例之大比例 放大横截面图。 图5A为习知技艺中之整体区块矽以及图1-3中所显 示之4/1 Si/O超晶格,两者由迦码点(G)之处计算得之 能带构造之曲线图。 图5B为习知技艺中之整体区块矽以及图1-3中所显 示之4/1 Si/O超晶格,两者由Z点之处计算得之能带构 造之曲线图。 图5C为习知技艺中之整体区块矽以及图4中所显示 之5/1/3/1 Si/O超晶格,两者由迦码及Z点之处计算得 之能带构造之曲线图。 图6A-6H显示依据本发明之另一半导体元件一部份 之制作期间之横截面示意图。 |
