| 摘要 |
一种字元线的形成方法,其例如是先提供一基底,基底上已形成有平行排列之多数条元件结构,这些元件结构往第一方向延伸,且相邻两元件结构之间具有间隙。接着,于这些间隙中形成一复合层及一导体层。之后,于基底上形成罩幕层,罩幕层具有一开口,暴露部分之元件结构及导体层,开口往一第二方向延伸,且与元件结构之末端间隔一距离,其中,第二方向与第一方向交错。继而,移除开口暴露出之元件结构与导体层,并且移除罩幕层而形成字元线。另外,本发明还包括一种非挥发性记忆体的制造方法。 |
| 主权项 |
1.一种字元线的形成方法,包括: 提供一基底,该基底上已形成有平行排列之多数条 元件结构,该些元件结构往一第一方向延伸,且相 邻之该些元件结构之间具有多数个间隙; 于该些间隙中形成一复合层及一导体层; 于该基底上形成一罩幕层,该罩幕层具有一开口, 暴露部分之该些元件结构及该导体层,该开口往一 第二方向延伸,且与该些元件结构之末端间隔一距 离,其中,该第二方向与该第一方向交错; 移除该开口暴露出之该些元件结构及该导体层;以 及 移除该罩幕层。 2.如申请专利范围第1项所述之字元线的形成方法, 其中,各该些元件结构包含一电荷储存层及一闸极 。 3.如申请专利范围第1项所述之字元线的形成方法, 其中该导体层的材质包括掺杂多晶矽。 4.如申请专利范围第1项所述之字元线的形成方法, 其中该复合层包括一底介电层、一电荷储存层与 一顶介电层。 5.如申请专利范围第4项所述之字元线的形成方法, 其中该电荷储存层的材质包括氮化矽或掺杂多晶 矽。 6.如申请专利范围第1项所述之字元线的形成方法, 其中各该元件结构为记忆胞。 7.如申请专利范围第1项所述之字元线的形成方法, 其中在移除部分该导体层,至少暴露出该些元件结 构上之该复合层之后,更包括于该基底上形成一介 电层。 8.如申请专利范围第1项所述之字元线的形成方法, 其中该罩幕层包括一图案化光阻层。 9.一种非挥发性记忆体的制造方法,包括: 提供一基底; 于该基底上形成平行排列之多数个第一记忆胞,该 些第一记忆胞往一第一方向延伸,且相邻之该些第 一记忆胞之间具有多数个间隙,其中,各该第一记 忆胞包括一电荷储存结构; 于该些间隙中形成一复合层及一导体层,以形成填 满该些间隙之多数个第二记忆胞,该些第一记忆胞 与该些第二记忆胞构成一记忆胞阵列; 于该基底上形成一图案化光阻层,该图案化光阻层 具有一开口,暴露部分之该些第一记忆胞及该导体 层,该开口往一第二方向延伸,且与该些第一记忆 胞之末端间隔一距离,其中,该第二方向与该第一 方向交错; 移除该开口暴露出之该些第一记忆胞及该导体层; 移除该图案化光阻层;以及 于该记忆胞阵列两侧之该基底中形成一源极/汲极 区。 10.如申请专利范围第9项所述之非挥发性记忆体的 制造方法,其中该开口更包括暴露出该记忆胞阵列 两侧、预定形成该源极/汲极区之该基底上方的该 导体层。 11.如申请专利范围第9项所述之非挥发性记忆体的 制造方法,其中该导体层的材质包括掺杂多晶矽。 12.如申请专利范围第9项所述之非挥发性记忆体的 制造方法,其中该复合层与该电荷储存结构各包括 一底介电层、一电荷储存层与一顶介电层。 13.如申请专利范围第12项所述之非挥发性记忆体 的制造方法,其中该电荷储存层的材质包括氮化矽 或掺杂多晶矽。 14.如申请专利范围第9项所述之非挥发性记忆体的 制造方法,其中该第一记忆胞由该基底起包括该电 荷储存结构、一闸极与一顶盖层。 15.如申请专利范围第14项所述之非挥发性记忆体 的制造方法,其中该顶盖层的材质包括氧化矽或氮 化矽。 16.如申请专利范围第9项所述之非挥发性记忆体的 制造方法,其中该源极/汲极区平行该些第一记忆 胞。 17.如申请专利范围第9项所述之非挥发性记忆体的 制造方法,其中于形成该些第二记忆胞的步骤之后 ,更包括于该基底上形成一介电层。 图式简单说明: 图1A为习知一种非挥发性记忆体之上视图。 图1B为图1A中,沿Ⅰ-Ⅰ'线所得之X方向的剖面示意 图。 图1C为图1A中,沿Ⅱ-Ⅱ'线所得之Y方向的剖面示意 图。 图2A至图2D是绘示本发明一实施例之一种非挥发性 记忆体之制造流程上视图。 图3A至图3D是沿着图2A至图2D中Ⅰ-Ⅰ'线之制造流程 剖面图。 图4A至图4D是沿着图2A至图2D中Ⅱ-Ⅱ'线之制造流程 剖面图。 图5是沿着图2C中Ⅲ-Ⅲ'线之剖面示意图。 图6是沿着图2D中Ⅲ-Ⅲ'线之剖面示意图。 |
