发明名称 线路层结构及其制法
摘要 一种线路层结构及其制法,该线路层结构系包括一表面具有图案化线路层之承载层,该图案化线路层系由底铜层、第一及第二电镀铜层所组成;以及覆盖该承载层及图案化线路层之保护层,该保护层具有开孔以露出部份之图案化线路层,其中,该图案化线路层复经过粗化处理而具有粗化表面,且该第二电镀铜层之粗化表面的均质化系较佳于该第一电镀铜层之粗化表面,有较佳抗撕强度,俾以提高产品之信赖度,同时可克服不同电镀产品之镀铜条件差异所造成粗化处理后抗撕强度不佳的困难,以有效地提升制程品质与效率。
申请公布号 TW200824520 申请公布日期 2008.06.01
申请号 TW095142761 申请日期 2006.11.20
申请人 全懋精密科技股份有限公司 发明人 王杏如;王仙寿
分类号 H05K3/10(2006.01) 主分类号 H05K3/10(2006.01)
代理机构 代理人 陈昭诚
主权项
地址 新竹市科学园区力行路6号