生成集成电子电路的布图的方法和系统

摘要

本发明涉及制造集成电子电路，特别是涉及其设计优化。为使现代芯片设计中合成步骤和布图之间更紧密耦合，提出了执行如下步骤：a)预先识别锁存器(210)，其包括至少一个相关的具有负松弛的汇点，即，该锁存器在其输出端具有负松弛，b)找出所有的由其中一个相应所述识别锁存器驱动的汇点，该汇点构成多个N汇点，其中N由启发式算法预先确定，以及，c)根据从所述数据库读取的时序和布局信息聚集所述汇点(240)，获得多个汇点群集(12，13)，其中群集仅仅包括所述多个N汇点的预定部分。

主权项

1.一种生成具有多个锁存器和逻辑的集成电子电路的布图的方法，其中在所述多个锁存器和逻辑中，源锁存器(10)向相应的多个汇点(11)提供信号，其中由合成步骤限定初始逻辑，并且其中在后续布图(8)生成过程中，进行布局以将和单个源锁存器(10)相关的克隆锁存器布局在所述布图上，其特征在于以下步骤：a)预先识别包括至少一个相关的具有负松驰量的汇点的锁存器(220)；b)找出由所述识别的锁存器的相应一个驱动的所有汇点(230)，所述汇点构成多个N汇点，其中由启发式算法预先确定N；c)根据从所述数据库读取的时序和布局信息聚集所述汇点(240)，获得多个汇点群集(12，13)，其中群集仅仅包括所述多个N汇点的预定部分；d)产生与所述预先识别的源锁存器(10)的相应一个相关的克隆锁存器(250)；以及e)将所述克隆锁存器连接至所述汇点群集(12、13；52、54)中的相应一个，从而获得改进的布图。