时钟自适应装置

摘要

本实用新型公开了一种时钟自适应装置，应用于具有外围器件互连接口芯片的主控设备和业务设备系统中，装置包括逻辑电路单元和时钟驱动单元；逻辑电路单元产生适应于主控设备和业务设备中外围器件互连接口芯片的时钟信号，发送给时钟驱动单元；时钟驱动单元接收时钟信号，驱动成多路同步时钟信号发送给主控设备和业务设备的外围器件互连接口芯片。本实用新型通过判断外围器件互连设备支持的最高频率，并输出合适的频率给单输入多输出的时钟芯片，使该时钟芯片同时向主控设备和业务设备输出相应的时钟。因此，本实用新型在简化电路设计、降低成本和器件归一划的基础上，实现了外围器件互连设备的时钟同步，并且避免了逻辑电路设计中产生的时钟延时。

主权项

1.一种时钟自适应装置，应用于具有外围器件互连接口芯片的主控设备和业务设备的系统中，其特征在于，所述装置包括逻辑电路单元和时钟驱动单元；所述逻辑电路单元，产生适应于所述主控设备和业务设备中外围器件互连接口芯片的时钟信号，发送给所述时钟驱动单元；所述时钟驱动单元，接收所述时钟信号，并驱动成多路同步时钟信号发送给所述主控设备和业务设备的外围器件互连接口芯片。