主动元件及开关电路装置

摘要

本发明的课题为在HBT中，若使基极电流增加，以谋求电流密度的提高，则会引起二次降伏(secondary yielding)，而容易遭到破坏。本发明的解决手段系隔着分离区域接邻配置单位HBT与单位FET，连接复数个在单位HBT的基极电极连接单位FET的源极电流之单位元件而构成主动元件。据此，可实现电流不易集中于单位元件，不发生因二次降伏造成的破坏之主动元件。而且，为了在单位FET确保耐压而采用埋入闸极电极构造，但藉由以不使埋入部扩散至InGaP层的构造，可防止Pt的异常扩散。而且，在单位HBT的射极台地、基极台地形成、突出部形成以及单位FET的闸极凹陷蚀刻可采用选择蚀刻，使再现性变佳。

主权项

1.一种主动元件,系具备: 化合物半导体基板,叠层有至少形成一个异质接合 之复数层半导体层; 第一电晶体,配设于该基板,将该半导体层的第一 、第二、第三半导体层各自为集极层、基极层、 射极层,并具有集极电极、基极电极、射极电极; 第二电晶体,配设于该基板,具有闸极电极、源极 电极、汲极电极;以及 单位元件,隔着分离区域接邻配置该第一电晶体与 该第二电晶体,连接该第一电晶体的该基极电极与 该第二电晶体的该源极电极,其中, 并联连接复数个该单位元件,连接该各单位元件的 该第二电晶体的汲极电极于电源端子,藉由输入至 该第二电晶体的该闸极电极的电压信号,使该各单 位元件的该第一电晶体的集极-射极间的电流变化 。 2.如申请专利范围第1项之主动元件,其中,具有: 第四半导体层,配设于该第三半导体层上;以及 第五半导体层,配设于该第四半导体层上,与该第 四半导体层的蚀刻的选择比大。 3.如申请专利范围第1项之主动元件,其中,一个该 单位元件系各自并联共通连接该第二电晶体的该 汲极电极、该闸极电极及该第一电晶体的该射极 电极、该集极电极与其他的该单位元件所对应的 该各电极。 4.如申请专利范围第1项之主动元件,其中,该第二 电晶体的通道层的至少一部分系配设于与该射极 层同一的半导体层。 5.如申请专利范围第1项之主动元件,其中,成为该 基极层及该集极层的该半导体层系连续于该第二 电晶体。 6.如申请专利范围第1项之主动元件,其中,该第一 电晶体的该各电极系配设成梳齿状,延伸于第一方 向,该第二电晶体的该闸极电极系延伸于第二方向 。 7.如申请专利范围第1项之主动元件,其中,该基极 层系p+型GaAs层。 8.如申请专利范围第1项之主动元件,其中,该射极 层系InGaP层。 9.如申请专利范围第1项之主动元件,其中,该第一 电晶体的集极电流具有负的温度系数。 10.如申请专利范围第2项之主动元件,其中,该第二 电晶体的各闸极电极系配设于该第四半导体层上 。 11.如申请专利范围第2项之主动元件,其中,该第二 电晶体的各闸极电极系将最下层金属的一部分埋 入于该第四半导体层内。 12.一种开关电路装置,系具备: 化合物半导体基板,叠层有至少形成一个异质接合 之复数层半导体层; 第一电晶体,配设于该基板,设该半导体层的第一 、第二、第三半导体层各自为集极层、基极层、 射极层,并具有集极电极、基极电极、射极电极; 第二电晶体,配设于该基板,具有闸极电极、源极 电极、汲极电极; 单位元件,隔着分离区域接邻配置该第一电晶体与 该第二电晶体,连接该第一电晶体的该基极电极与 该第二电晶体的该源极电极; 复数个开关元件,并联连接该单位元件;第一射频( RF)埠,共通连接于该复数个开关元件的集极电极或 射极电极; 复数个第二RF埠,各自连接于该复数个开关元件的 射极电极或集极电极;以及 电源端子,各自连接于该复数个开关元件的汲极电 极,其中, 各自施加控制信号至该第二电晶体的闸极电极,藉 由因该第二电晶体的导通而供给的电流驱动该第 一电晶体,在该第一及第二RF埠间形成信号路径。 13.如申请专利范围第12项之开关电路装置,其中,具 有: 第四半导体层,配设于该第三半导体层上;以及 第五半导体层,配设于该第四半导体层上,与该第 四半导体层的蚀刻的选择比大。 14.如申请专利范围第12项之开关电路装置,其中,一 个该单位元件系各自并联共通连接该第二电晶体 的该汲极电极、该闸极电极及该第一电晶体的该 射极电极、该集极电极与其他的该单位元件所对 应的该各电极。 15.如申请专利范围第12项之开关电路装置,其中,该 射极层与该第二电晶体的通道层的至少一部分系 配设于同一半导体层。 16.如申请专利范围第12项之开关电路装置,其中,该 第一电晶体的该各电极系配设成梳齿状,延伸于第 一方向,该第二电晶体的该闸极电极系延伸于第二 方向。 17.如申请专利范围第12项之开关电路装置,其中,该 第一电晶体系在该射极层及该基极层间与该基极 层及该集极层间具有异质接合,顺电晶体动作时的 接通电阻値与逆电晶体动作时的接通电阻値系在 一个基极电流値中大致相等。 18.如申请专利范围第12项之开关电路装置,其中,具 有:复数个该第二电晶体的各闸极电极,与至少连 接于一个控制端子的逻辑电路,由该一个控制端子 各自施加控制信号至各闸极电极。 19.如申请专利范围第12项之开关电路装置,其中,在 该开关元件串联连接多段其他的该开关元件。 20.如申请专利范围第12项之开关电路装置,其中,该 基极层系p+型GaAs层。 21.如申请专利范围第12项之开关电路装置,其中,该 射极层系InGaP层。 22.如申请专利范围第12项之开关电路装置,其中,该 第一电晶体的集极电流具有负的温度系数。 23.如申请专利范围第12项之开关电路装置,其中,在 该开关元件的射极电极及集极电极各自连接给予 相等的偏压电位之偏压点。 24.如申请专利范围第23项之开关电路装置,其中,在 该开关元件的射极电极与该偏压点间,以及该开关 元件的集极电极与该偏压点间,各自连接高频信号 的分离元件。 25.如申请专利范围第12项之开关电路装置,其中,在 该电源端子与该第二电晶体间连接高频信号的分 离元件。 26.如申请专利范围第12项之开关电路装置,其中,成 为该基极层及该集极层的该半导体层系连续于该 第二电晶体。 27.如申请专利范围第13项之开关电路装置,其中,该 第二电晶体的各闸极电极系配设于该第四半导体 层上。 28.如申请专利范围第13项之开关电路装置,其中,该 第二电晶体的各闸极电极系将最下层金属的一部 分埋入于该第四半导体层内。 29.如申请专利范围第18项之开关电路装置,其中,该 逻辑电路包含第三电晶体,该第三电晶体的闸极电 极系配设于该第三半导体层。 图式简单说明: 第1图(A)及(B)系说明本发明的第一实施形态用的电 路图。 第2图系说明本发明的第一实施形态用的俯视图。 第3图系说明本发明的第一实施形态用的(A)剖面图 、(B)剖面图、(C)斜视图、(D)斜视图。 第4图(A)至(C)图系说明本发明的第一实施形态用的 剖面图。 第5图系说明本发明的第一实施形态用的(A)电路图 、(B)电路方块图。 第6图(A)及(B)系说明本发明的第二实施形态用的剖 面图。 第7图(A)及(B)图系说明本发明的第二实施形态用的 剖面图。 第8图系说明本发明的第三实施形态用的(A)电路概 要图、(B)电路图。 第9图系说明本发明的第三实施形态用的俯视图。 第10图系说明本发明的第三实施形态用的(A)剖面 图、(B)剖面图、(C)斜视图、(D)斜视图。 第11图(A)及(B)系说明本发明的第三实施形态用的 特性图。 第12图(A)至(C)系说明本发明的第三实施形态用的 剖面图。 第13图(A)及(B)系说明本发明的第四实施形态用的 剖面图。 第14图(A)及(B)系说明本发明的第四实施形态用的 剖面图。 第15图(A)及(B)系说明本发明的第五实施形态用的 电路概要图。 第16图系说明本发明的第五实施形态用的(A)俯视 图、(B)剖面图。 第17图系说明本发明的第五实施形态用的剖面图 。 第18图系说明本发明的第六实施形态用的电路概 要图。 第19图系说明本发明的第七实施形态用的电路概 要图。 第20图系说明本发明的第八实施形态用的(A)剖面 图、(B)剖面图、(C)斜视图、(D)斜视图。 第21图(A)及(B)系说明本发明的第八实施形态用的 剖面图。 第22图(A)及(B)系说明本发明的第八实施形态用的 剖面图。 第23图(A)至(C)系说明本发明的第九实施形态用的 剖面图。 第24图系说明本发明的第十实施形态用的(A)剖面 图、(B)斜视图、(C)斜视图。 第25图(A)及(B)系说明本发明的第十实施形态用的 剖面图。 第26图系说明习知的技术用的(A)电路图、(B)剖面 图。