| 摘要 |
Eine Bitleitungs-Dummy-Kernzelle weist zumindest auf: einen ersten Inverter und zumindest einen zweiten Inverter, welche kreuzgekoppelt sind, um ein bistabiles Flip-Flop zu bilden, wobei der erste Inverter einen ersten PMOS-Transistor und einen ersten NMOS-Transistor aufweist, welche in Serie mittels eines ersten internen Speicherknotens zwischen einem hohen Bezugspotential und einem niedrigen Bezugspotential verbunden sind, und wobei der zweite Inverter einen zweiten PMOS-Transistor und einen zweiten NMOS-Transistor aufweist, welche in Serie mittels eines zweiten internen Speicherknotens verbunden sind, wobei der Source-Anschluss des zweiten PMOS-Transistors und der zweite interne Speicherknoten mit dem niedrigen Bezugspotential verbunden sind, so dass der erste interne Speicherknoten stets einen logischen hohen Level speichert; eine Dummy-Bitleitung, welche ein Selbst-Timing-Signal bereitstellt; und einen ersten Auswahltransistor, welcher zwischen der Dummy-Bitleitung und dem ersten internen Speicherknoten gekoppelt ist, welcher den logischen hohen Level speichert.
|
