| 摘要 |
Die Erfindung betrifft eine Halbleiteranordnung, mit einem ersten Sperrschicht-Feldeffekttransistor und einem zweiten Sperrschicht-Feldeffekttransistor, wobei jeder Sperrschicht-Feldeffekttransistor einen Halbleiterkörper (116) des einen Leitungstyps, der von einer Source-Elektrode (S1; S2) und einer von dieser beabstandeten Drain-Elektrode (D) kontaktiert ist, so dass zwischen der Source-Elektrode und der Drain-Elektrode im Halbleiterkörper ein Strompfad gebildet ist, und im Bereich des Strompfads im Halbleiterkörper vorgesehene Gebiete (117, 139, 122; 140, 128, 124) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps, die von einer Gate-Elektrode (G1; G2) kontaktiert sind und im Halbleiterkörper (116) den Strompfad steuernde Raumladungszonen aufbauen, umfasst, wobei die Drain-Elektrode der beiden Sperrschicht-Feldeffekttransistoren kurzgeschlossen sind, und die Source-Elektrode (S1) des ersten Feldeffekt-Transistors mit eldeffekttransistors kurzgeschlossen ist. Des Weiteren betrifft sie eine Schaltungsanordnung mit einer solchen Halbleiteranordnung, welche ein von dem Potenzial der Source-Elektrode (S2) des zweiten Sperrschicht-Feldeffekttransistors gesteuertes Schaltelement (104) umfasst, durch welches die Gate-Elektrode (G1) und die Source-Elektrode (S1) des ersten Sperrschicht-Feldeffekttransistors mit einer die Raumladungszonen vergrößernden Potenzialdifferenz verbunden werden können.
|
