晶片级测试电路板的制造方法及其结构

摘要

本发明一种晶片级测试电路板的制作方式，是于印刷电路板上定义出类似晶片中集成电路芯片分布的多数个容置区，于各容置区上延伸布设多数条导线至外围对应的探测区上，于各导线上对应于探测区设至少一测试焊点，对应于容置区设至少一凸块焊点，将经过芯片尺寸封装制作工艺之后的各电子组件设于容置区上，使各电子组件的导电凸块电性连接凸块焊点，即可以探针卡的探针接触各测试焊点，如同晶片级测试方式般对各电子组件快速的完成电测。

主权项

1.一种晶片级测试电路板的制造方法，借由该测试电路板对已模块封装的集成电路芯片作晶片级测试，其特征在于，包括有以下的制作步骤：a.备制多数个电子组件，该些电子组件为集成电路晶片经过芯片尺寸封装制程后的模块化封装组件，各该电子组件具有多数个导电凸块；b.备制至少一印刷电路板，相当于上述集成电路晶片的大小形状，于该印刷电路板上定义出呈规则数组分布的多数个容置区，各该容置区的外围并有一探测区，供测试用探针接触探测，各该容置区相当于各该电子组件大小；c.于各该容置区上延伸布设多数条导线至外围对应的该探测区上；d.于各该导线上对应于该探测区设至少一测试焊点，对应于该容置区设至少一凸块焊点，该些测试焊点及凸块焊点为具导电性的金属材料，各该凸块焊点对应电性连接一该测试焊点；e.将各该电子组件设于该容置区上，使各该电子组件的导电凸块电性连接该凸块焊点。