发明名称 |
具备静态型存储单元的半导体存储装置 |
摘要 |
一种具备静态型存储单元的半导体存储装置,其中,在字线驱动器的电源节点上设置使电源电压(VDDR)降压的驱动器电源电路(10)。该驱动器电源电路(10)包括N+掺杂多晶硅非硅化物电阻元件(20)以及使驱动器电源节点(11)的电压电平降低的下拉电路。该下拉电路包含:其阈值特性与存储单元晶体管相同的将驱动器电源节点的电压电平下拉的下拉晶体管(21);以及至少调整该下拉晶体管(21)的栅电压的栅极控制电路(30)。该栅极控制电路与存储单元晶体管的阈值电压变化联动地校正该下拉晶体管的栅极电位。 |
申请公布号 |
CN101178930A |
申请公布日期 |
2008.05.14 |
申请号 |
CN200710142314.5 |
申请日期 |
2007.08.10 |
申请人 |
株式会社瑞萨科技 |
发明人 |
薮内诚;新居浩二 |
分类号 |
G11C11/408(2006.01);G11C11/418(2006.01);G11C8/08(2006.01) |
主分类号 |
G11C11/408(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
曾祥夌;刘宗杰 |
主权项 |
1.一种半导体存储装置,其中设有:按行列状排列的多个静态型存储单元;对应于各所述存储单元行而设并分别连接对应的行的存储单元的多根字线;对应于各所述字线而配并将分别被地址指定的字线驱动为选择状态的多个字线驱动器;以及使主电源节点的电压降压而供给所述字线驱动器的驱动器电源节点的驱动器电源电路,所述驱动器电源电路包括连接在所述主电源节点和所述驱动器电源节点之间的电阻元件以及将所述驱动器电源节点的电压下拉的下拉电路。 |
地址 |
日本东京都 |