或非闪速内存单元在高列泄漏下精确确认的装置与方法

摘要

本发明提供一种或非闪速内存单元在高列泄漏下精确确认的装置与方法，提供一种技术在擦除确认过程期间降低闪速EEPROM(10)里的列泄漏，从而预防错误确认，该方法包括：I)通过施加一高电压到对应于相同列的一条位线以及对应地连接到将选定的至少一个单元的一条字线，及通过施加一低电压到对应地连接到相同列中未选定单元的余下字线，而从相同列里的单元中选出至少一单元；ii)在确认操作期间，将一负偏置电压选择性地施加到p阱；iii)将经过选定的至少一个单元的位线的电流与一参考单元的电流相比较；iv)确认选定的至少一单元是否根据比较正确地操作；以及v)在确认操作期间，将一对应的负偏置电压施加到参考单元的p阱。

主权项

1.一种确认闪存装置(10)中的确认操作的方法，所述闪存装置具有形成于半导体基片的p阱(102)中且有效地以行与列来排列的闪存单元(100)阵列，其中，在相同列中的单元(100)的每个具有连接到相同对应字线(WLj)的控制栅极，在相同列中的单元(100)的每个具有连接到相同对应位线(BLj)的一漏极，而且所述单元(100)的每个具有连接到一电源电位的一源极，所述方法包括以下步骤：I)通过施加一高电压到对应于相同列的所述位线(BLj)以及对应地连接到将选定的至少一个单元的所述一条字线(WLi)或多条字线，以及通过施加一低电压到对应地连接到相同列中未选定单元的余下字线，而从相同列里的所述单元(100)中选出至少一单元；II)在确认操作期间，将一负偏置电压(Vpwbias)选择性地施加到所述p阱(102)；III)将经过所述选定的至少一单元的所述位线的电流与一参考单元的电流相比较；IV)确认所述选定的至少一单元是否根据所述比较正确地操作；以及V)在所述确认操作期间，将一对应的负偏置电压施加到所述参考单元的p阱。