发明名称 | 使用微代码引擎的JAVA硬件加速器 | ||
摘要 | 硬件Java加速器(42)由一个译码级(26b)和一个微代码级组成。分解成译码和微代码级允许该译码级去实施指令级并行运算,同时该微代码级允许转换单个Java字节码为多个原生指令。提供了一个重发缓存器(82),其存储已转换的指令,并且当该系统从一个中断返回的时候,重新发送它们。以此方式,当一个中断时不需要刷新硬件加速器。还使用一个原生PC监控器(54)。当原生PC(54)在一个特定范围之内时,硬件加速器能够转换Java字节码为原生指令。当原生PC在该范围外边的时候,硬件加速器被停用,并且CPU(25)靠从该存储器中获得的原生指令运行。 | ||
申请公布号 | CN100388199C | 申请公布日期 | 2008.05.14 |
申请号 | CN01816982.1 | 申请日期 | 2001.10.10 |
申请人 | 纳佐米通信公司 | 发明人 | M·帕特尔 |
分类号 | G06F9/45(2006.01) | 主分类号 | G06F9/45(2006.01) |
代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 赵蓉民 |
主权项 | 1.一种用于执行基于堆栈和寄存器的指令的系统,包括:用于执行所述基于寄存器的指令的执行逻辑;一个与该执行逻辑相关的寄存器堆;和一个与该执行逻辑配合处理所述基于堆栈的指令的硬件加速器,其中该硬件加速器标记与所述寄存器堆中的所述基于堆栈的指令相关的变量,在所述变量作为处理所述基于堆栈的指令的结果而被更新的时候将其标记为经过修改的,而使得被标记为经过修改的所述变量能够选择性地被写入存储器中。 | ||
地址 | 美国加利福尼亚州 |