| 主权项 |
1.一种可识别复数个暂存器的处理器,包含: w个暂存器,其中,当处在任一操作模式下,可供程式 存取的该暂存器个数少于w个; 一带有一操作模式値的n位元电路,其中该操作模 式値系用以识别该处理器的一现行操作模式; 一带有一暂存器値的m位元电路,其中该暂存器値 系用以识别该复数个暂存器之一;以及 一编码器逻辑电路以将该操作模式値与该暂存器 値编码成一具有p个位元的对应値,其中p系小于m与 n的总和,且该对应値可同时识别出一个该暂存器 与该处理器的操作模式。 2.如申请专利范围第1项所述之可识别复数个暂存 器的处理器,更包含一传输电路,该传输电路系用 以将该对应値与其识别之暂存器的资料一并传送 到该处理器的各管线作业阶段。 3.如申请专利范围第1项所述之可识别复数个暂存 器的处理器,更包含一资料前移电路以比较该编码 器逻辑电路所产生之该对应値与至少一个下一管 线作业阶段所产生之对应値。 4.如申请专利范围第3项所述之可识别复数个暂存 器的处理器,其中该资料前移电路包含一读取逻辑 ,当该比较该编码器逻辑电路所产生之该对应値系 与至少一个下一管线作业阶段所产生之该对应値 的动作之结果不相符时,该读取逻辑可自一暂存器 档案中读取前者所对应之该暂存器的资料値。 5.如申请专利范围第3项所述之可识别复数个暂存 器的处理器,其中该资料前移电路包含一读取逻辑 ,当该比较该编码器逻辑电路所产生之该对应値系 与至少一个下一管线作业阶段所产生之该对应値 的动作之结果相符时,该读取逻辑可自下一管线作 业阶段读取其所产生之对应値所对应之该暂存器 的资料値。 6.如申请专利范围第1项所述之可识别复数个暂存 器的处理器,其中上述之该n位元电路系选自于由 一包含有暂存器、记忆体装置与逻辑闩(latch)的群 组。 7.如申请专利范围第1项所述之可识别复数个暂存 器的处理器,其中上述之w値为32、n値为5、m値为4, 且p値为5。 8.一种可识别复数个暂存器的处理器,该处理器包 含: 复数w个暂存器,其中,该暂存器被编派成排(banked), 在任一指令操作下可供程式存取的该暂存器个数 少于w个; 一带有一暂存器选择値的m位元逻辑; 一带有一暂存器排选择値的n位元逻辑;以及 一编码器逻辑电路以将该暂存器排选择値与该暂 存器选择値编码成一具有p个位元的对应値,其中,p 系小于m与n的总和,且该对应値可识别出该复数w个 暂存器中之任一个。 9.如申请专利范围第8项所述之可识别复数个暂存 器的处理器,更包含一传输电路,该传输电路系用 以将该对应値与其识别之暂存器的资料一并传送 到该处理器的各管线作业阶段。 10.如申请专利范围第8项所述之可识别复数个暂存 器的处理器,更包含一资料前移电路以比较该编码 器逻辑电路所产生之该对应値与至少一个下一管 线作业阶段所产生之对应値。 11.如申请专利范围第10项所述之可识别复数个暂 存器的处理器,其中该资料前移电路包含一读取逻 辑,当该比较从该编码器逻辑电路所产生之该对应 値系与至少一个下一管线作业阶段所产生之该对 应値的动作之结果不相符时,该读取逻辑可自一暂 存器档案中读取前者所对应之该暂存器的资料値 。 12.如申请专利范围第10项所述之可识别复数个暂 存器的处理器,其中该资料前移电路包含一读取逻 辑,当该比较从该编码器逻辑电路所产生之该对应 値系与至少一个下一管线作业阶段所产生之该对 应値的动作之结果相符时,该读取逻辑可自下一管 线作业阶段读取其所产生之对应値所对应之该暂 存器的资料値。 13.如申请专利范围第8项所述之可识别复数个暂存 器的处理器,其中上述之n位元逻辑系选自于由一 包含有暂存器,记忆体装置与逻辑闩(latch)的群组 。 14.一种用于处理器之识别复数个暂存器的方法,其 中,该处理器具有w个暂存器,并且该处理器之任一 个指令所能存取的该暂存器个数少于w个,该方法 包含: 对由n个模式识别位元所表示的操作模式値与由m 个暂存器选择位元所表示的暂存器値进行编码,并 产生由p个复数位元所表示的一对应値,其中,p系小 于n与m的总和,且以p个位元所表示的该对应値同时 表示了现行的操作模式与暂存器之选择;以及使用 编码后的复数个位元以唯一存取该w个暂存器中的 任一个。 15.如申请专利范围第14项所述之方法,更包含将该 对应値与其识别之暂存器的资料一并传送到该处 理器的各管线作业阶段之步骤。 16.如申请专利范围第14项所述之方法,更包含比较 该编码步骤所产生之该对应値与至少一个下一管 线作业阶段所产生之对应値之步骤。 17.如申请专利范围第16项所述之方法,其中该比较 步骤更包含,当该编码步骤所产生之该对应値系与 至少一个下一管线作业阶段所产生之该对应値的 动作之结果不相符时,读取前者所对应的一资料値 。 18.如申请专利范围第16项所述之方法,其中该比较 步骤更包含,当该编码步骤所产生之该对应値系与 至少一个下一管线作业阶段所产生之该对应値的 动作之结果相符时,自下一管线作业阶段读取其所 产生之该对应値所对应的一资料値。 19.一种用于处理器之识别复数个暂存器的方法,其 中,该处理器具有编派成排(banked)之w个暂存器,并 且该处理器之任一个指令所能存取的该暂存器个 数少于w个,该方法包含: 对由n个排识别位元所表示的排选择値与由m个暂 存器选择位元所表示的暂存器値进行编码,并产生 由p个位元所表示的一对应値,且p小于n与m的总和; 以及 使用该编码后的复数个位元以唯一存取该w个暂存 器中的任一个。 20.如申请专利范围第19项所述之方法,更包含将该 对应値与其识别之暂存器的资料一并传送到该处 理器的各管线作业阶段之步骤。 21.如申请专利范围第19项所述之方法,更包含比较 该编码步骤所产生之该对应値与至少一个下一管 线作业阶段所产生之对应値之步骤。 22.如申请专利范围第21项所述之方法,其中该比较 步骤更包含,当该编码步骤所产生之该对应値系与 至少一个下一管线作业阶段所产生之该对应値的 动作之结果不相符时,读取前者所对应的一资料値 。 23.如申请专利范围第21项所述之方法,其中该比较 步骤更包含,当该编码步骤所产生之该对应値系与 至少一个下一管线作业阶段所产生之该对应値的 动作之结果相符时,自下一管线作业阶段读取其所 产生之该对应値所对应的一资料値。 图式简单说明: 第一图系为一个能在复数个操作模式下运作的管 线作业处理器之组织与资讯流的示意方块图; 第二图系为一具有五个处理阶段之管线作业处理 器架构的区块示意图; 第三图系为一根据本发明之一实施例所建构之与 第一图类似的管线作业处理器之组织与资讯流的 示意方块图; 第四图系为一暂存器对应与编码方法的示意图; 第五图系为一与第四图类似之暂存器对应与编码 方法的示意图; 第六图系为一根据本发明所建构之编码器580之方 块示意图;以及 第七图系为一根据本发明一实施例所建构之方法 的流程图。 |
