发明名称 无核层封装基板之制作方法
摘要 本发明系有关于一种无核层封装基板之制作方法,且该制作方法可完成一无核层封装基板结构,该结构包括至少一线路增层结构,其两侧形成有第一防焊层及第二防焊层,其中第一防焊层及第二防焊层形成有复数个开孔,以显露出该两侧表面之部分线路增层结构作为电性连接垫;以及复数个焊料凸块,系形成于该线路增层结构两侧之电性连接垫上。藉此,本发明所制造之无核层封装基板,可提高线路布线密度,减少制作流程,且整体制品之厚度降低,可达到轻薄短小之功能。
申请公布号 TWI296843 申请公布日期 2008.05.11
申请号 TW095113953 申请日期 2006.04.19
申请人 全懋精密科技股份有限公司 发明人 陈柏玮;王仙寿;许诗滨
分类号 H01L23/48(2006.01) 主分类号 H01L23/48(2006.01)
代理机构 代理人 吴冠赐 台北市松山区敦化北路102号9楼;杨庆隆 台北市松山区敦化北路102号9楼;林志鸿 台北市松山区敦化北路102号9楼
主权项 1.一种无核层封装基板之制作方法,包括以下步骤: (A)提供一载板; (B)形成一第一介电层于该载板表面; (C)形成一第一阻层于该第一介电层表面,且该第一 阻层并形成复数第一开口,以显露其下之该载板; (D)形成一第一金属层于该复数第一开口中,并移除 该第一阻层; (E)形成至少一线路增层结构于该第一介电层及该 第一金属层表面; (F)移除该载板; (G)形成一第一防焊层于该至少一线路增层结构表 面,且该第一防焊层并形成复数第二开口,以显露 该至少一线路增层结构作为电性连接垫部分,另形 成一第二防焊层于该第一介电层表面,该第二防焊 层并形成复数第三开口,该复数第三开口系对应于 该第一金属层;以及 (H)形成复数第四开口于该第一介电层中,该复数第 四开口系对应显露出该第一金属层。 2.如申请专利范围第1项所述之无核层封装基板之 制作方法,其中,于该步骤(H)完成后复可进行一步 骤(I),该步骤(I)系形成复数焊料凸块于该第一防焊 层复数第二开口中,及复数焊锡材料于该第二防焊 层之该复数第三开口中。 3.如申请专利范围第2项所述之无核层封装基板之 制作方法,其中,于该步骤(I)形成该复数焊料凸块 及该复数焊锡材料之后,更包括一步骤(J):形成至 少一固持件于该第一防焊层表面。 4.如申请专利范围第1项所述之无核层封装基板之 制作方法,其中,于该步骤(H)形成该复数第四开口 之后,更包括一步骤(H1):形成一第三金属层于下述 电性连接结构中至少其一:该第一防焊层之该复数 第二开口及该第一介电层、第二防焊层所形成之 该复数第四开口、该复数第三开口中。 5.如申请专利范围第4项所述之无核层封装基板之 制作方法,其中,该步骤(H1)中之该第三金属层系为 铜、锡、镍、铬、钛及铅所组群组之一者。 6.如申请专利范围第1项所述之无核层封装基板之 制作方法,其中,该步骤(E)中之形成该至少一线路 增层结构之步骤系包括下列步骤: (E1)形成一第二介电层于该第一介电层及该第一金 属层表面,该第二介电层并形成复数介电层开口, 以显露其下之该第一金属层; (E2)形成一晶种层于该第二介电层及该第一金属层 表面; (E3)形成一图案化阻层于该晶种层表面,该图案化 阻层并形成复数阻层开口,且该复数阻层开口之至 少其中之一系对应于该第一金属层,并显露其下之 该晶种层; (E4)电镀一第二金属层于该复数阻层开口及该复数 介电层开口中;以及 (E5)移除该图案化阻层及其所覆盖之该晶种层。 7.如申请专利范围第6项所述之无核层封装基板之 制作方法,其中,该步骤(E1)中之该第二介电层系为 ABF(Ajinomoto Build-up Film)、BCB(Benzocyclo-buthene)、LCP( Liquid Crystal Polymer)、PI(Poly-imide)、PPE(Poly(phenylene ether))、PTFE(Poly(tetra-fluoroethylene))、FR4、FR5、BT( Bismaleimide Triazine)、芳香尼龙(Aramide)、环氧树脂及 玻璃纤维所组群组之一者。 8.如申请专利范围第6项所述之无核层封装基板之 制作方法,其中,该步骤(E2)中之该晶种层系铜、锡 、镍、铬、钛及铅所组群组之一者。 9.如申请专利范围第6项所述之无核层封装基板之 制作方法,其中,该步骤(E2)中之该晶种层之形成方 法系为溅镀、蒸镀、电镀及无电电镀之其中一者 。 10.如申请专利范围第6项所述之无核层封装基板之 制作方法,其中,该步骤(E2)中之该晶种层系为导电 高分子,该导电高分子以旋转涂布(spin coating)、喷 墨印刷(ink-jet printing)、网印(screen printing)或压印( imprinting)方式形成。 11.如申请专利范围第10项所述之无核层封装基板 之制作方法,其中,该导电高分子系为聚乙炔、聚 苯胺以及有机硫聚合物所组成之群组。 12.如申请专利范围第6项所述之无核层封装基板之 制作方法,其中,该步骤(E3)中之该图案化阻层之形 成方法系为印刷、旋转涂布及贴合之其中一者。 13.如申请专利范围第6项所述之无核层封装基板之 制作方法,其中,该步骤(E4)中之该第二金属层系为 铜、锡、镍、铬、钛及铅所组群组之一者。 14.如申请专利范围第1项所述之无核层封装基板之 制作方法,其中,该步骤(B)中之该第一介电层系系 为ABF(Ajinomoto Build-up Film)、BCB(Benzocyclo-buthene)、LCP( Liquid Crystal Polymer)、PI(Poly-imide)、PPE(Poly(phenylene ether))、PTFE(Poly(tetra-fluoroethylene))、FR4、FR5、BT( Bismaleimide Triazine)、芳香尼龙(Aramide)、环氧树脂及 玻璃纤维所组群组之一者。 15.如申请专利范围第1项所述之无核层封装基板之 制作方法,其中,该步骤(B)中之该第一介电层之形 成方法系为压合、印刷、旋转涂布及贴合之其中 一者。 16.如申请专利范围第1项所述之无核层封装基板之 制作方法,其中,该步骤(C)中之该第一阻层之形成 方法系为印刷、旋转涂布及贴合之其中一者。 17.如申请专利范围第1项所述之无核层封装基板之 制作方法,其中,该步骤(C)中之该第一阻层之该复 数第一开口之形成方法系为曝光及显影。 18.如申请专利范围第1项所述之无核层封装基板之 制作方法,其中,该步骤(D)中之该第一金属层系为 铜、锡、镍、铬、钛及铅所组群组之一者。 19.如申请专利范围第1项所述之无核层封装基板之 制作方法,其中,该步骤(D)中之该第一金属层之形 成方法系为电镀及无电电镀之其中一者。 20.如申请专利范围第1项所述之无核层封装基板之 制作方法,其中,该步骤(F)中之该载板之移除方法 系为蚀刻。 21.如申请专利范围第1项所述之无核层封装基板之 制作方法,其中,该步骤(H)中之该第一介电层之该 复数第四开口之形成方法系为雷射钻孔。 图式简单说明: 图1A至图1E系习知之有核层封装基板之剖面示意图 。 图2A至2P系本发明一较佳实施例之无核层封装基板 之剖面示意图。
地址 新竹市东区新竹科学工业园区力行路6号