| 主权项 |
1.一种多层绕线型电感元件,包括: 一绝缘层,设置于一基底上; 一第一多层内连线结构,嵌入于该绝缘层内,其包 括: 复数重叠且分开之第一圈型导电层,每一第一圈型 导电层具有一间隙而定义出一第一端及一第二端; 以及 复数第一导电插塞设置于该等第一圈型导电层之 间,以电性连接每一第一圈型导电层,其中相邻的 第一圈型导电层之间设置至少二个第一导电插塞; 以及 一单层内连线结构,嵌入于该绝缘层内且位于该第 一多层内连线结构上方,包括: 一顶层圈型导电层,具有一间隙而定义出一第一端 及一第二端;以及 一第二导电插塞,设置于该顶层圈型导电层之该第 二端与相邻的该第一圈型导电层之该第一端之间, 以电性连接该第一多层内连线结构与该单层内连 线结构。 2.如申请专利范围第1项所述之多层绕线型电感元 件,更包括: 一第二多层内连线结构,嵌入于该绝缘层内且位于 该第一多层内连线结构下方,其包括: 复数重叠且分开之第二圈型导电层,每一第二圈型 导电层具有一间隙而定义出一第一端及一第二端; 复数第三导电插塞设置于该等第二圈型导电层之 间,以电性连接每一第二圈型导电层,其中相邻的 第二圈型导电层之间设置至少二个第三导电插塞; 以及 一第四导电插塞,设置于该第一圈型导电层之该第 二端与相邻的该第二圈型导电层之该第一端之间, 以电性连接该第一及该第二多层内连线结构。 3.如申请专利范围第2项所述之多层绕线型电感元 件,其中该第二圈型导电层与该第一圈型导电层具 有相同之外型及厚度。 4.如申请专利范围第3项所述之多层绕线型电感元 件,其中该第二圈型导电层之外型为圆型、矩型、 六边型、八边型、或多边型。 5.如申请专利范围第2项所述之多层绕线型电感元 件,其中该顶层圈型导电层之厚度大于该第二圈型 导电层。 6.如申请专利范围第2项所述之多层绕线型电感元 件,其中该等第二圈型导电层之间隙彼此大体对准 且未对准于该等第一圈型导电层之间隙及该顶层 圈型导电层之间隙。 7.如申请专利范围第2项所述之多层绕线型电感元 件,其中上方的该第三导电插塞大体对准于下方的 该第三导电插塞。 8.如申请专利范围第2项所述之多层绕线型电感元 件,其中该第二多层内连线结构包括铜、铝或其合 金。 9.如申请专利范围第1项所述之多层绕线型电感元 件,其中该顶层圈型导电层与该第一圈型导电层具 有相同之外型。 10.如申请专利范围第9项所述之多层绕线型电感元 件,其中该顶层圈型导电层之外型为圆型、矩型、 六边型、八边型、或多边型。 11.如申请专利范围第1项所述之多层绕线型电感元 件,其中该顶层圈型导电层之厚度大于该第一圈型 导电层。 12.如申请专利范围第1项所述之多层绕线型电感元 件,其中该等第一圈型导电层之间隙彼此大体对准 且未对准于该顶层圈型导电层之间隙。 13.如申请专利范围第1项所述之多层绕线型电感元 件,其中上方的该第一导电插塞大体对准于下方的 该第一导电插塞。 14.如申请专利范围第1项所述之多层绕线型电感元 件,其中该第一多层内连线结构包括铜、铝或其合 金。 15.如申请专利范围第1项所述之多层绕线型电感元 件,其中该单层内连线结构包括铜、铝或其合金。 16.如申请专利范围第1项所述之多层绕线型电感元 件,其中该绝缘层包括复数介电材料层。 图式简单说明: 第1A图系绘示出习知具有平面螺旋结构之晶片内 建电感元件平面示意图。 第1B系绘示出沿第1A图中1B-1B'线之剖面示意图。 第2A图系绘示出一习知具有多层绕线结构之晶片 内建电感元件平面示意图。 第2B系绘示出沿第2A图中2B-2B'线之剖面示意图。 第3A图系绘示出根据本发明实施例之多层绕线型 电感元件平面示意图。 第3B系绘示出沿第3A图中3B-3B'线之剖面示意图。 第3C系绘示出沿第3A图中3C-3C'线之剖面示意图。 第4A图系绘示出根据本发明另一实施例之多层绕 线型电感元件平面示意图。 第4B系绘示出沿第4A图中4B-4B'线之剖面示意图。 第4C系绘示出沿第4A图中4C-4C'线之剖面示意图。 |
