发明名称 |
非易失性存储单元及其操作方法与非易失性内存 |
摘要 |
一种非易失性存储单元,包括衬底、电荷陷入层、控制栅极、第一导电态的源极、漏极与浅掺杂区以及第二导电态的口袋掺杂区。其中,电荷陷入层在衬底上、控制栅极在电荷陷入层上,而在衬底、电荷陷入层与控制栅极之间尚各有一介电层。而源极与漏极是分别于电荷陷入层两侧的衬底中。浅掺杂区则位于源极与电荷陷入层之间的衬底表面,以及口袋掺杂区是位于漏极与电荷陷入层之间的衬底内。本发明由于具有不对称且不同导电态的植入结构,因此可增加存储单元的编程速度、防止邻近存储单元间的干扰,还可减少位线选择晶体管所占用的额外面积。 |
申请公布号 |
CN100386883C |
申请公布日期 |
2008.05.07 |
申请号 |
CN200410101204.0 |
申请日期 |
2004.12.15 |
申请人 |
旺宏电子股份有限公司 |
发明人 |
徐子轩;施彦豪 |
分类号 |
H01L27/105(2006.01);H01L27/115(2006.01);H01L21/8247(2006.01) |
主分类号 |
H01L27/105(2006.01) |
代理机构 |
北京集佳知识产权代理有限公司 |
代理人 |
王学强 |
主权项 |
1.一种非易失性存储单元,其特征在于:包括:一衬底;一电荷陷入层,位于该衬底上;一控制栅极,位于该电荷陷入层上;一第一介电层,位于该衬底与电荷陷入层之间;一第二介电层,位于该控制栅极与电荷陷入层之间;一第一导电态的一源极与一漏极,分别位于电荷陷入层两侧的衬底中;具该第一导电态的一浅掺杂区,位于该源极与电荷陷入层之间的衬底内;以及具一第二导电态的一口袋掺杂区,位于该漏极与电荷陷入层之间的该衬底中,其中,第二导电态口袋掺杂区的深度设定成较第一导电态浅掺杂区的深度深。 |
地址 |
台湾省新竹科学工业园区力行路16号 |