晶片测试机制与相关方法

摘要

本发明提供一种晶片测试机制与相关方法。本发明系在晶片的高速滙流排的介面电路内建立内部的内回路;当要为晶片进行输出入功能测试时,就可使该高速滙流排介面电路发出资讯并经由内回路接收本身所发出的资讯,以此来验证晶片的输出入功能与时序。由于本发明系藉由内回路来进行晶片之输出入功能测试,故本发明不需使用昂贵的外接高频测试器即可进行全功能之高频输出入功能测试,可大幅节省测试的成本,也能真正测试晶片在一般高频运作下的情形;此外,本发明还可在晶圆阶段就直接进行全功能输出入功能测试。