| 主权项 |
1.一种测试端子无效化电路,其包含: 开关电路,其系将由1或复数测试端子输入之测试 信号照样作为有效状态或特定无效状态而对测试 对象电路输出; 测试信号控制电路,其系对前述开关电路控制其输 出信号有效或无效状态; 测试模式信号产生电路,其系于测试模式时对前述 测试信号控制电路,产生使前述开关电路之输出信 号为有效状态之测试模式信号;及 无效化信号产生电路,其系使用可电性改写之非挥 发性记忆体元件形成,可对于前述测试信号控制电 路输出强制地使前述开关电路之输出信号为无效 状态之无效化信号; 前述测试信号控制电路若是由前述无效化信号产 生电路接到前述无效化信号之输入,则即使由前述 测试模式信号产生电路接到前述测试模式信号之 输入,亦使前述开关电路之输出信号为无效状态。 2.如请求项1之测试端子无效化电路,其中 前述无效化信号产生电路包含MOSFET构造之第1非挥 发性记忆体元件与第2非挥发性记忆体元件,及第1 反向器电路与第2反向器电路; 前述第1非挥发性记忆体元件与前述第2非挥发性 记忆体元件之源极连接于接地电压,前述第1非挥 发性记忆体元件与前述第2非挥发性记忆体元件之 闸极连接于电源电压,前述第1非挥发性记忆体元 件之汲极连接于前述第1反向器电路之输入与前述 第2反向器电路之输出,前述第2非挥发性记忆体元 件之汲极连接于前述第1反向器电路之输出与前述 第2反向器电路之输入; 前述第1或第2反向器电路之任一方之输出成为前 述无效化信号产生电路之输出。 3.如请求项2之测试端子无效化电路,其中 前述无效化信号产生电路系按照前述第1非挥发性 记忆体元件与前述第2非挥发性记忆体元件之临限 电压之差之大小而输出位准变化。 4.一种测试信号无效化方法,其包含: 使用请求项1之测试端子无效化电路;及 于测试完成后,对前述无效化信号产生电路之前述 非挥发性记忆体元件进行电性改写动作而输出前 述无效化信号。 5.一种测试信号无效化方法,其包含: 使用请求项2之测试端子无效化电路;及 于测试完成后,对前述无效化信号产生电路之前述 第1或第2非挥发性记忆体元件之任一方进行电性 改写动作而输出前述无效化信号。 6.一种非挥发性半导体记忆装置,其包含: 请求项1之测试端子无效化电路。 7.一种IC卡,其包含: 请求项6之非挥发性半导体记忆装置。 图式简单说明: 图1系表示关于本发明之测试端子无效化电路之一 实施形态之电路图。 图2系表示关于本发明之测试端子无效化电路之无 效化信号产生电路之一实施形态之电路图。 图3系表示先前之于测试模式时将由测试端子输入 之测试信号有效地传达测试对象电路之电路构成 例之图。 图4系表示关于本发明之非挥发性半导体记忆装置 之一实施形态之区块构成图。 图5系关于本发明之IC卡之一实施形态之区块构成 图。 |
