| 主权项 |
1.一种电容结构,包含有: 一第一层导电图案,该第一层导电图案包含有一第 一封闭导电环、复数个相互平行并与该第一封闭 导电环电性连接之第一主要导电条,以及复数个与 该等第一主要导电条交错设置且未与该第一封闭 导电环电性连接之第一次要导电条; 一第二层导电图案,设置于该第一层导电图案上方 ,该第二层导电图案包含有一第二封闭导电环、复 数个相互平行并与该第二封闭导电环电性连接之 第二主要导电条,以及复数个与该等第二主要导电 条交错设置且未与该第二封闭导电环电性连接之 第二次要导电条,其中该等第一主要导电条系与该 等第二次要导电条电性连接,且该等第二主要导电 条系与该等第一次要导电条电性连接; 一介电层,设置于该第一层导电图案与该第二层导 电图案之间; 以及 复数个连接插塞,设置于该介电层中,用以电性连 接该第一层导电图案与该第二层导电图案。 2.如请求项1所述之电容结构,其中该第一封闭导电 环与该第二封闭导电环分别具有一对称形状。 3.如请求项1所述之电容结构,其中各该第一主要导 电条与各该第二主要导电条分别具有一对称形状 。 4.如请求项1所述之电容结构,其中各该第一次要导 电条与各该第二次要导电条分别具有一对称形状 。 5.如请求项1所述之电容结构,其中该第一层导电图 案与该第二层导电图案包含有金属或多晶矽。 6.如请求项1所述之电容结构,其中该介电层包含有 氧化矽、氮化矽或氮氧化矽。 7.如请求项1所述之电容结构,其中该电容结构之电 容値系由该第一层导电图案与该第二层导电图案 之间的垂直电容値、该等第一主要导电条与该等 第一次要导电条之间的水平电容値、该等第二主 要导电条与该等第二次要导电条之间的水平电容 値,以及该等连接插塞之间的水平电容値所贡献。 8.如请求项1所述之电容结构,另包含有一第三层导 电图案与一第四层导电图案依序堆叠于该第二层 导电图案之上方,该第三层导电图案与该第一层导 电图案具有相同之布局图案,且该第四层导电图案 与该第二层导电图案具有相同之布局图案。 9.一种电容结构,包含有: 复数层堆叠之导电图案,各该导电图案包含有一封 闭导电环、复数个相互平行并与该封闭导电环电 性连接之主要导电条,以及复数个与该等主要导电 条交错设置且未与该封闭导电环电性连接之次要 导电条,其中位于一奇数层之该导电图案之该等主 要导电条与该等次要导电条系分别对应于位于一 偶数层之该导电图案之该等次要导电条与该等主 要导电条; 至少一介电层,设置于该等导电图案之间;以及 以及复数个连接插塞,设置于该介电层中,其中位 于该奇数层之该导电图案之该等主要导电条与该 等次要导电条系藉由该等连接插塞分别电性连接 位于该偶数层之该导电图案之该等次要导电条与 该等主要导电条。 10.如请求项9所述之电容结构,其中各该封闭导电 环具有一对称形状。 11.如请求项9所述之电容结构,其中各该主要导电 条具有一对称形状。 12.如请求项9所述之电容结构,其中各该次要导电 条具有一对称形状。 13.如请求项9所述之电容结构,其中各该导电图案 包含有金属。 14.如请求项9所述之电容结构,其中各该导电图案 包含有多晶矽。 15.如请求项9所述之电容结构,其中该介电层包含 有氧化矽、氮化矽或氮氧化矽。 16.如请求项9所述之电容结构,其中该电容结构之 电容値系由该等导电图案之间的垂直电容値、各 导电图案之该等主要导电条与该等次要导电条之 间的水平电容値,以及该等连接插塞之间的水平电 容値所贡献。 图式简单说明: 第1图为习知一平板式电容结构之示意图。 第2图与第3图为习知指间交叉电容结构之示意图 。 第4图为本发明电容结构之第一层导电图案之布局 示意图。 第5图为本发明电容结构之第二层导电图案之示意 图。 第6图为本发明电容结构一较佳实施例之外观示意 图。 第7图则为第6图所示之电容结构沿剖线VII-VII的剖 面示意图。 |
